H264解码芯片中反变换和帧内预测模块的电路设计

(66页)

'H264解码芯片中反变换和帧内预测模块的电路设计'
华中科技大学 硕士学位论文H. 264解码芯片中反变换和帧内预测模块的电路设计姓名:卢黎中请学位级别:硕士专业:软件工程指导教师:邹雪城20090525摘要数字视频技术以其直观性、确切性、高效性、广泛性等优点在通信和广播领域获 得了H益广泛的应用,但视频信息的信息量太大,耍使视频信息得到冇效的应用,必 须在保证一定视频质量的前提下,尽可能的提高压缩比。dblTU-T/ISO于2003年3月正 式公布的H.264视频压缩标准比以往的压缩标准更加优秀,在相同的质量下,其数码 率能降低一半左右。H.264获得如此优秀性能的代价是其编解码的复朵度的增加,本论文的主耍任务 是针XJ-1280X720分辨率的HDTV格式视频,对H.264的解码算法中的反变换(包括 IDCT和反量化)和帧内预测解码算法进行研究,并给岀了实现电路和仿真结果。其屮,对于帧内预测解码部分,论文详细介绍了重建后像素的存储方式,该方式 口J以在提取参考像索和存储重建像索的复杂度上取得折衷,并11冇利于帧间预测解 码,对于其预测计算部分,对其较复杂的平面模式,釆用分层分块计算的方法,并在 英屮加入流水线结构,以消除乘法器,减少关键路径的延时。帧内预测解码模块和反 变换模块采用并行的方式,这样可以减少解码所需的周期数,提高数据吞吐率。最后的实现结果在Xilinx的Virtex 2 Pro VP30的FPGA器件上进行了验证,数据吞 吐率为90X384/314=110.2Msamples/sec,而实现对高清格式图像的实时处理,需要达 到的数据吞吐率是41.5Msamples/sec,故本设计留有很长的时间裕度去实现其它串行 模块的解码。关键词:H.264,解码器,反量化,反变换,帧内预测AbstractThe technology of digital video find more and more comprehensive application because it is expressive, exact, effective and extensive. But we must improve the compression on the base of guaranteeing the quality of the video to make sure the effective application. H.264 is more excellence than the standard before. It reduces the rate of bits half in the same quality of the video.The outstand level of performance is traded by the complexity of the algorithm. The task of this paper is to research the algorithm of the modules of intraframe prediction and inverse transform which including IDCT(Inverse Discrete Cosine Transform) and IQ(Inverse Quantization) aimed at the video format of HDTV. This paper gives the instructions of the designs of the circuits which can implement these modules and the result of simulation.For the intraframe prediction decoder, this paper gives the exact instruction of the method to restore the reconstmcted samples which can compromise between adopting the reference samples and restoring the reconstructed samples and make the interpolation easy. For the part of calculate the predicted samples, this paper gives a method which calculates the predicted samples in the same macroblock dividually and inserts the pipelines to eliminate multiplication and reduce the delay of the crucial path. The modules of intraframe prediction decode and the inverse transform is parallel to reduce the numbers of the decoding cycles and increase the throughput.This design is validating on the FPGA of Xilinx Virtex 2 Pro VP30. The throughput is 110.2Msamples/sec. The throughput to implement the decoding of HDTV is 41.5Msamples/sec, so this design can save much time to implement the other serial modules.Keywords: H.264 decoder IQ IDCT intraframe prediction 本人声明所呈交的学位论文是我个人在导师的指导下进行的研究工 作及取得的研究成果。尽我所知,除文中己标明引用的内容外,本论文不 包含任何其他人或集体已经发表或撰写过的研究成果。对本文的研究做出 贡献的个人和集体,均已在文中以明确方式标明。本人完全意识到本声明 的法律结果由本人承担。学位论文作者签名:年 月 日学位论文版权使用授权书本学位论文作者完全了解学校有关保留、使用学位论文的规定,即: 学校有权保留并向国家有关部门或机构送交论文的复印件和电子版,允许 论文被查阅和借阅。本人授权华中科技大学可以将本学位论文的全部或部 分内容编入有关数据库进行检索,可以采用影印、缩印或扫描等复制手段 保存和汇编本学位论文。保 密口,在 年解密后适用本授权书。本论文属于不保密口。(请在以上方框内打“ J ”)学位论文作者签名: 指导教师签名:年丿」 日年川 日1绪论世界正迈入数字化、网络化、全球一体化的信息吋代。随着信息社会的
关 键 词:
H264 解码 芯片 变换 预测 模块 电路设计
 天天文库所有资源均是用户自行上传分享,仅供网友学习交流,未经上传用户书面授权,请勿作他用。
关于本文
本文标题:H264解码芯片中反变换和帧内预测模块的电路设计
链接地址: https://www.wenku365.com/p-43445601.html
关于我们 - 网站声明 - 网站地图 - 资源地图 - 友情链接 - 网站客服点击这里,给天天文库发消息,QQ:1290478887 - 联系我们

本站为“文档C2C交易模式”,即用户上传的文档直接卖给(下载)用户,本站只是中间服务平台,本站所有文档下载所得的收益归上传人(含作者)所有【成交的100%(原创)】。本站是网络服务平台方,若您的权利被侵害,侵权客服QQ:1290478887 欢迎举报。

1290478887@qq.com 2017-2027 https://www.wenku365.com 网站版权所有

粤ICP备19057495号 

收起
展开