H264解码芯片中反变换和帧内预测模块的电路设计

《H264解码芯片中反变换和帧内预测模块的电路设计》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、华中科技大学硕士学位论文H.264解码芯片中反变换和帧内预测模块的电路设计姓名：卢黎中请学位级别：硕士专业：软件工程指导教师：邹雪城20090525摘要数字视频技术以其直观性、确切性、高效性、广泛性等优点在通信和广播领域获得了H益广泛的应用，但视频信息的信息量太大，耍使视频信息得到冇效的应用，必须在保证一定视频质量的前提下，尽可能的提高压缩比。dblTU-T/ISO于2003年3月正式公布的H.264视频压缩标准比以往的压缩标准更加优秀，在相同的质量下，其数码率能降低一半左右。H.264获得如此优秀性能的代价是其编解码的复朵度的增加，本论文的主耍任务是针XJ-12

2、80X720分辨率的HDTV格式视频，对H.264的解码算法中的反变换（包括IDCT和反量化）和帧内预测解码算法进行研究，并给岀了实现电路和仿真结果。其屮，对于帧内预测解码部分，论文详细介绍了重建后像素的存储方式，该方式口J以在提取参考像索和存储重建像索的复杂度上取得折衷，并11冇利于帧间预测解码，对于其预测计算部分，对其较复杂的平面模式，釆用分层分块计算的方法，并在英屮加入流水线结构，以消除乘法器，减少关键路径的延时。帧内预测解码模块和反变换模块采用并行的方式，这样可以减少解码所需的周期数，提高数据吞吐率。最后的实现结果在Xilinx的Virtex2ProVP3

3、0的FPGA器件上进行了验证，数据吞吐率为90X384/314=110.2Msamples/sec,而实现对高清格式图像的实时处理，需要达到的数据吞吐率是41.5Msamples/sec,故本设计留有很长的时间裕度去实现其它串行模块的解码。关键词：H.264,解码器，反量化，反变换，帧内预测AbstractThetechnologyofdigitalvideofindmoreandmorecomprehensiveapplicationbecauseitisexpressive,exact,effectiveandextensive.Butwemustimprov

4、ethecompressiononthebaseofguaranteeingthequalityofthevideotomakesuretheeffectiveapplication.H.264ismoreexcellencethanthestandardbefore.Itreducestherateofbitshalfinthesamequalityofthevideo.Theoutstandlevelofperformanceistradedbythecomplexityofthealgorithm.Thetaskofthispaperistoresearch

5、thealgorithmofthemodulesofintraframepredictionandinversetransformwhichincludingIDCT(InverseDiscreteCosineTransform)andIQ(InverseQuantization)aimedatthevideoformatofHDTV.Thispapergivestheinstructionsofthedesignsofthecircuitswhichcanimplementthesemodulesandtheresultofsimulation.Forthein

6、traframepredictiondecoder,thispapergivestheexactinstructionofthemethodtorestorethereconstmctedsampleswhichcancompromisebetweenadoptingthereferencesamplesandrestoringthereconstructedsamplesandmaketheinterpolationeasy.Forthepartofcalculatethepredictedsamples,thispapergivesamethodwhichca

7、lculatesthepredictedsamplesinthesamemacroblockdividuallyandinsertsthepipelinestoeliminatemultiplicationandreducethedelayofthecrucialpath.Themodulesofintraframepredictiondecodeandtheinversetransformisparalleltoreducethenumbersofthedecodingcyclesandincreasethethroughput.Thisdesignisvali

8、datin