【精品】毕业论文毕业设计DSP论文

【精品】毕业论文毕业设计DSP论文

ID:43601838

大小:232.83 KB

页数:16页

时间:2019-10-11

【精品】毕业论文毕业设计DSP论文_第1页
【精品】毕业论文毕业设计DSP论文_第2页
【精品】毕业论文毕业设计DSP论文_第3页
【精品】毕业论文毕业设计DSP论文_第4页
【精品】毕业论文毕业设计DSP论文_第5页
资源描述:

《【精品】毕业论文毕业设计DSP论文》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、揃比/fz垄隔«DSP技术概论》期末报告题目:基于TMS320VC5416的GPS解调器硬件平台设计应用学院:电气与电子信息工程学院专业班级:11电信本一学号:201140210103学生姓名:李海龙指导教师:叶天凤2012年n月25日目录1.DSP概述21.1TMS320C54x系列芯片特点22.TMS320VC5416的体系结构22.1总线结构32.2内部存储器33.基于TMS320C5416的GPS解调器硬件平台搭建53.1硬件系统设计53.2硬件系统平台搭建64.DSP基本电路设计74.1仿真口设计74.2复位电

2、路设计74.3吋钟电路设计84.4电源电路设计94.4.1电平转换设计94.4.2电源电路设计104.4.3电源监控电路设计105.DSP系统各关键模块设计115.1DSP存储器扩展模块设计与实现115.1.19VF800AFLASH存储器115.1.2FLASH接口电路设计原理125.1.3FLASH接口电路实现126.课程小结参考文献131・DSP概述1.1TMS320C54x系列芯片特点TMS320C54x是TI公司1996年推出的新一代16位定点DSP产品,它采用先进的哈佛结构,片内集成8条总线(1条程序存储器总

3、线、3条数据存储器总线和4条地址总线)、在片存储器和在片复用外设。速度由30〜532MIPS不等。是为实现低功耗、高性能而设计的定点DSP芯片,该系列芯片的内部结构(图2.1)及指令系统都是全新设计的,它的主要特点如下:(1)运算速度快。VC5416指令周期为6.25nso(2)优化的CPU结构。它内部冇1个40位的算术逻辑单元,2个独立的40位的累加器,1个17x17的乘法器和1个40位的桶形移位器,4条内部总线和2个地址产生器。另外,内部述集成了维特比译码器,用于捉高维特比编译码的速度。(3)低功耗方式。TMS320

4、C5X的主要特点是低功耗,可以在3.3V或2.7V工作,有三中种低功耗方式:IDLE1、IDLE2、TDLE3,可以节省DSP的功耗。(4)智能外设。除了标准的串行口和时分复用(TDM)串行口外,还提供了门动缓冲串行口BSP(auto-BufferedSerialPort)和与外部处理器通信的HPI(HostPortInterface)接口。BSP可提供2K字数据缓冲的读写能力,降低处理器的额外开销,当指令周期是6.25ns时,BSP的最大数据吞吐量为160Mbit/S,即使在IDLE方式下,BSP也可以全速工作。而且H

5、P「口J以与外部标准的微处理器直接接口。TMS320VC5416(在后面的介绍均使用简称VC5416)处理器在木系列中处于先进水平。它具冇运算速度快,内部存储空间大,外部接口性能好等优点。所以设计种选择了技术上比较先进,价格乂较便宜的VC5416作为硕件开发对彖。下面我结合VC5416的实际情况,简单介绍该芯片的体系结构。2.TMS320VC5416的体系结构VC5416共有144个引脚,其中有23根地址线A0~A22,16根数据线D(fD15,4个外部可屏蔽引脚TNT0^TNT3和一个不可屏蔽中断引脚BTO叫,剩下的引

6、脚则分成以卜•几类:存储器控制引脚,时钟/晶振引脚,多通道缓冲串I」引脚,主机接口通讯引脚,电源引脚,初始化和复位引脚,通用输入/输出引脚,以及用于测试的IEEE1149.1标准JTAG口(IEEE1149.1对JTAG接口标准作了修正,为5线接口。在片JTAG接口为用户对DSP的仿真提供了更使捷的串行工作方式和通用的微处理器相比,DSP芯片的硬件资源主要用于DSP的处理功能,因此I/O引脚数相对较小。2.1总线结构VC5416体系结构由8条主要的16位总线(4条程序/数据总线和4地址总线)构成:仃)程序总线(PB):从

7、程序存储器装载指令码和立即操作数。⑵3条数据总线(CB,DB,EB):负责将片上的各个不同的部分相互连接,例如CPU,数据地址产生逻辑,程序地址产生逻辑,片上外设和数据存储器。其屮,CB和DB传送从数据存储器读取的操作数。EB传送写到存储器的数据。⑶4条地址总线(PAB,CAB,DAB,EAB):负责装载指令执行所需要的地址。PB能加载保存于程序存储空间的操作数(如系数表:)到乘法器和加法器进行乘一加操作或利用数据移动指令(MVPD和READA)把操作数移动到数据存储空间的目的地址中。这种性能,与双操作数读取的特性一起,

8、使VC5416支持单周期三操作数指令。VC5416述冇一条双向的片上总线用于访问片上外设。这条总线轮流使用DB和EB与CPU连接。2.2内部存储器VC5416存储器被组织成三个独立的可选择的空间:程序存储空间、数据存储空间和1/0空间。大小都是64K,总共是192K大小。包括随机存储器(RAM)和只读存储器(ROM)

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。