基于FPGA的数据缓存与转发系统设计【文献综述】

基于FPGA的数据缓存与转发系统设计【文献综述】

ID:441620

大小:25.54 KB

页数:4页

时间:2017-08-02

基于FPGA的数据缓存与转发系统设计【文献综述】_第1页
基于FPGA的数据缓存与转发系统设计【文献综述】_第2页
基于FPGA的数据缓存与转发系统设计【文献综述】_第3页
基于FPGA的数据缓存与转发系统设计【文献综述】_第4页
资源描述:

《基于FPGA的数据缓存与转发系统设计【文献综述】》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、毕业设计文献综述电子信息工程基于FPGA的数据缓存与转发系统设计前言目前,很多学者、专业技术人员在基于FPGA的IP数据报的缓存和转发方面做了深入细致的研究,已经在理论和实际中得到基本实现,但是还不够完善。为保证IP数据报传输的安全可靠性,对其系统质量的要求也日益提高,这对基于基于FPGA的IP数据报的缓存和转发方法理论和实现技术提出了更高的要求,未来的基于FPGA的I技术将向智能化、复杂化、快速化、高可靠性等方面发展。利用EDA工具进行设计、仿真和验证,能够加速设计的过程,降低开发风险,缩短开发周期。本设

2、计采用的是FPGA芯片,它的的设计周期短、灵活,能够提高系统的可靠性和集成度。它能够以其优势来处理IP数据报中的数据,大大减轻了CPU的负担。另外,它可以应用于多种场合,降低功耗,为进一步研究IP数据报的缓存和转发的系统提供条件。在未来信息无所不在的时代,网络将依靠其灵活性、可扩展性,以及建网迅速、维护方便等优势,让人们真正享受到简单、方便、快捷的连接。主题本设计主要研究的是基于FPGA的数据数据缓存和转发系统设计。本文主要是利用FPGA芯片对一串IP数据报进行缓存,并从该数据报中判断它是否符合TCP,UD

3、P,ICMP这3种协议中的一种,然后,对符合协议的正确报文进行相应的统计与限流处理,最后,把符合要求的数据报转发到相应的端口上去。IP数据报的缓存和转发系统的设计模块主要有:IP数据报的缓存、判断、正确报文的统计、限流、转发等功能。文献[1-11]有基于ASIC和PLD的设计。文献[1]主要讲了TCP/IP协议,IP数据报,TCP、UDP、ICMP等协议,为本设计提供了理论依据。文献[2-11]主要涉及到了PLD设计,ASIC设计,SOPC设计,verilog语言,ModelSim仿真软件。PLD与ASIC

4、设计相比,在设计IP数据缓存和转发系统方面,ASIC能够为特定的用户或者端口传输IP数据,这样,对于一部分用户是切实可行的。但是,如果是多个普通用户,ASIC不能提供IP数据传输系统所需要的条件。PLD在设计IP数据缓存和转发系统方面是面向普通用户的,它开发周期短、投资风险小、产品上市速度快、适应能力强。为IP数据缓存和转发系统的设计提供了更好的条件。但是,SOPC的出现,使得PLD设计流程变得更为复杂。这些文献中也提到Verilog语言简单、易懂。对仿真软件ModelSim也有明确的讲解,在此次设计中将使

5、用ModelSimSE6.5。文献[11-20]有基于FPGA和CPLD的设计。文献[11]主要讲了TCP/IP协议,IP数据报,TCP、UDP、ICMP等协议,为本设计提供了理论依据。文献[12-20]主要涉及到了FPGA、CPLD芯片,verilog语言,ModelSim仿真软件。PLD包括FPGA和CPLD芯片。FPGA与CPLD相比,CPLD适合组合逻辑,使用方便,速度快,保密性好。这给设计IP数据缓存和转发系统提供了很好的安全保障,而且,能够让各个用户之间快速,便捷的“交流”。而本设计主要是要完成

6、时序逻辑的,在编程上要灵活。CPLD不符合要求。这就给FPGA提供了机会,在设计IP数据缓存和转发系统方面,FPGA更适合完成时序逻辑,集成度高,在编程上,FPGA有着更大的灵活性,发现错误时可直接进行修改,FPGA一般可以反复编程、擦除。这样,减少了投片风险,节省了许多潜在的花费。而且,开发过程投资小,所以,规模越来越大。Verilog语言简单、易懂。一个完整的FPGA设计流程主要包括:电路设计、输入、功能仿真、综合、综合后仿真、实现、等主要步骤。根据安全逻辑需求,本文进行了基于FPGA的数据缓存和转发系

7、统的设计。文中列出了功能实现框图,该框图包含5个功能模块,分别是IP数据报的缓存模块、判断模块、计数模块、限流模块、转发模块。缓存模块主要实现IP数据报的缓存,为下面的判断模块打下基础;判断模块主要是判断报文头部的版本号、头长度、协议类型(TCP,UDP,ICMP)等功能;计数模块实现了TCP、UDP和ICMP报文个数统计,以及这三种类型报文的总数;为了防止报文泛滥使得系统瘫痪,限流模块设定了接收正确报文的总数,如果超过设定值,报文将被过滤掉;转发模块实现报文目的地址的提取,并根据该目的地址将数据报转发到相

8、应的端口上。最后,本论文采用VerilogHDL硬件描述语言编写了5个功能模块的源程序和测试程序,在Modelsim软件上进行了功能仿真。仿真结果表明,这5个模块已经实现了各自的基本功能。总结通过阅读这些文献,每一种设计都有自己的好处和不足。例如:PLD与ASIC设计相比,在设计IP数据缓存和转发系统方面,ASIC能够为特定的用户或者端口传输IP数据,这样,对于一部分用户是切实可行的。但是,如果是多个普通用户,A

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。