大规模集成电路设计验证系统验收测试规范V

《大规模集成电路设计验证系统验收测试规范V》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、文件编号阶段标记密级：非密版本：A大规模集成电路设计验证系统验收测试规范上海柏飞电子科技有限公司2018年3月大规模集成电路设计验证系统验收测试规范签署页编制：日期:审核：日期:标准化：日期:批准：日期:会签：日期:文档修改记录序号修改内容日期修改人版本1新建2018年3月慈长旭A目录1范围21.1目的21.2概述22引用文件23要求23.1功能23.2测试验证指标要求33.3源代码提供要求43.4设计验证系统的运行平台指标要求43.5设计验证系统的FPGA硬件协同验证卡要求54验证54.1检验方法54.1.1验证环境54.1.2

2、检测项目64.1.3功能性能7附录A31A.1齐套性31A.2结构及外观要求31A.3功能、性能指标测试31A.4测试验收设备32A.5检测结论33大规模集成电路设计验证系统验收测试规范1范围1.1目的本规范规定了大规模集成电路设计验证系统(以下简称"Fvphet系统)的成套性、外部接口以及技术要求、验收规则等。本规范适用于Fvphet系统研制、牛产和技术服务，是编制检验规程、检验验收规程、试验大纲和试验规程的规范性依据。1.2概述Fvphet系统是一个通用的ASIC/FPGA自动化设计验证的软硬件系统，提供基于UVM的高级验证平

3、台、硕件以及EDA设计工具等。系统能快速有效地进行大规模集成电路的全流程开发和验证，从设计、仿真、综合到布局布线、吋序约束和分析、程序文件生成以及在线代码调试等覆盖FPGA开发的全流程。Fvphet系统架构由Fvphet系统软件、Fvphet系统运行平台及Fvphet系统硬件协调验证平台构成，见表1。表1系统组成序号名称代号数量1Fvphet系统软件Fvphet1套2Fvphet系统运行平台研祥JNB-1403B加固笔记本2套3Fvphet系统硕件协调验证平台FPGA廿发板1套XilinxHW-USB-II-G2套SEED-XDS

4、560V2PLUS2套USB有线鼠标2套2引用文件《大规模集成电路设计验证系统技术协议-20171218))《FPGA验证平台系统解决方案》3要求3.1功能Fvphet系统应具有下列功能:1）FPGA开发及自动编译、仿真、调试和测试；2）自动编译、综合、时序约束、布局布线以及下载调试;3）具有静态时序分析以及时序问题解决的功能；4）基于后台指令集对编译过程各阶段目标文件进行检测;5）具有对规则程序进行仿真验证功能；6）编码语言程序规则检查；7）UVM验证方法学；8）直接仿真用例和随机仿真用例生成；9）异常仿真驱动数据注入；10）仿

5、真用例（集）开发（自定义、修改裁剪等）与管理;11）对仿真输入用例和仿真结果自动化比对；12）仿真测试结果自动收集与分析；13）测试问题识别与自动定位；14）提供一套供设计验证系统软件运行的平台；15）提供进行协同验证的FPGA硬件协同验证卡；16）具有便捷、丰富、人性化的软件界面；17）各类参数或数据均可在软件界而控制显示；18）开放的软件架构，能够进行二次开发；19）双机协同验证；20）覆盖率收集。3.2测试验证指标要求测试验证指标要求见表2o表2测试验证指标要求序号名称要求备注1*功能需求测试覆盖率$99%2*性能需求测试覆

6、盖率299%基于测试用3代码行覆盖率$99%例进行用户4代码分支覆盖率$99%侧二次编辑5代码条件覆盖率295%序号名称要求备注6代码状态机覆盖率$95%3.3源代码提供要求源代码提供要求见表3。表3源代码提供要求序号仿真用例名称要求备注1*UVM组件源代码所有L'VM组件•SystemVerilog或HDL语言；•配臂参数化2*咼速总线用户侧仿真用例PCIe(gen1gen2>gen3,xl>x2、x4>x8)3RapidlO(xl、x2>x4)4RocketIO5*GPIO接口仿真用例周期或随机产生1〜16路脉冲激励,脉冲周期

7、、宽度等参数可调6常规通信接口仿真用例通用UART7SPI8I2C91553B3.4设计验证系统的运行平台指标要求设计验证系统的运行平台指标要求见表4o表4设计验证系统的运行平台指标要求序号名称要求备注1CPU处理器17-3520M,主频2.9GHz2内存DDR3-2100,不小于8GB3硬盘不小于1TBSSD不得具有蓝牙、4显示不小于14寸显示器红外、wifi等任何5网卡不少于1个千兆以太网接口无线通信功能6光驱标配DVD（只读，不得具有刻录功能）7接口不少于2个USB3.0、1个串口、1个序号名称要求备注VGA8重量单台不超过

8、5Kg9工作电压交流220V@50Hz10工作温度0°C至+40°C11存储温度0°C至+50°C12操作系统Win764位操作系统3.5设计验证系统的FPGA硕件协同验证卡要求设计验证系统的FPGA硬件协同验证卡要求见表5o表5硬件协同验证卡指标