DSP应用技术4

《DSP应用技术4》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、DSP应用技术四四DSP系统设计4.1总体方案设计4.2硬件设计步骤4.3软件设计步骤4.4系统集成4.5常用外围芯片4.6高速PCB技术4.1总体方案设计根据需求写出任务说明书根据任务确定技术指标由信号频率、带宽决定系统的采样频率。具体技术指标由采样频率确定任务书中最复杂算法所需最大时间以及系统对实时性要求判断系统能否完成工作。由数据量及程序长度决定片内RAM的容量，是否需要扩展。由系统精度决定是16位还是32位，定点还是浮点运算。根据系统用途是计算还是控制，来决定对输入输出端口的要求。DSP总体设计框图根据需求写

2、出任务说明书根据任务确定技术指标确定DSP芯片与外围芯片软件设计说明硬件设计说明软件编程与调试硬件sch/pcb系统集成硬件调试系统测试总体设计确定软硬件分工DSP控制通信口EPROMRAMADC信号预处理MUX程控放大DAC滤波器滤波器典型DSP目标板原理框图DSP方案设计基本步骤算法分析及优化DSP运算量核算及DSP选择数字化要求模拟混合电路ADC/DAC设计吞吐量要求存储器需求ROM/RAM/FLASH通信口要求其他控制（电源、时钟、同步）体系结构设计(单DSP还是多DSP，并行还是串行，全DSP、DS

3、P/MCU或DSP/FPGA混合)DSP目标板的设计要素第一步：算法分析与优化根据需求，完成算法的仿真验证第二步：DSP的选择根据核心算法、数据吞吐率，以及系统要求进行选择第三步：DSP配置DSP基本电路包括本身的基本引脚连接、总线驱动、时钟控制、引导程序方式控制、存储器配置、通信口配置、IO口控制、时序设计等，保证DSP的基本工作模式。第四步：模拟数字混合电路设计实现DSP与模拟混合产品的无缝连接，以及保证数据的吞吐量，实现模拟与数字部分隔离。第五步：系统电路设计重点是合理进行系统技术指标的分配，在时序设计上保证系统速度（包

4、括处理速度、接口速度、元器件速度等）和实时控制。第六步：系统对软件的编写与调试对信号处理的算法进行编程，并提供系统监控程序。第七步：系统测试与验证•硬件部件的原理验证：电路的调试•通过DSP的原理验证：在线仿真电路调试•软件的仿真与算法验证：算法的实际硬件实现•系统硬件功能验证与指标测试：验证系统技术指标•系统软件完善：确保系统的智能化与可程控性•其他测试与验证：软硬件可靠性，自检，环境实验4.2硬件设计步骤系统分析系统综合确定硬件方案根据性能指标、工期、成本等，确定最优硬件实现方案，并画出硬件原理框图。确定硬件方案

5、器件选型一般系统中常用AD、DA、存储器、电源、逻辑控制、人机接口、通信、总线等基本部件。确定硬件方案器件选型原理设计原理设计是DSP系统集成中关键的一步，其成功与否是DSP系统能否正常工作的最重要的一个因素。原理设计DSP芯片基本管脚的配置DSP引导方式选择DSP扩展存储器设计DSP时钟设计DSP电源设计DSP电平转换电路设计5v4.4v3.5v2.5v1.5v0.5v0vVccVOHVIHVTVILVOLGND5v2.4v2.0v1.5v0.8v0.4v0vVccVOHVIHVTVILVOLGND3.3v2.4v2.0v1

6、.5v0.8v0.4v0vVccVOHVIHVTVILVOLGND5VCMOS5VTTL3.3VTTLDSP电平转换电路设计确定硬件方案器件选型原理设计PCB版图设计PCB布线不是简单的端口互连确定硬件方案器件选型原理设计PCB版图设计硬件调试系统分析系统综合检查PCB板上各硬件是否能正常工作。4.3软件设计步骤编写C语言源程序优化ANSIC编译器生成汇编文件汇编语言汇编器生成目标文件链接器输出可执行文件调试器目标DSP系统编写汇编语言源程序宏汇编源文件文档管理器宏汇编库格式转换烧录EPROM软件仿真软件开发系统评测模块系统仿

7、真XDS4.4系统集成系统集成是将软硬件结合起来，并组装成一台样机，在实际系统中运行，进行系统测试。出现问题时，一般采用修改软件的方法。如果软件修改无法解决问题，则必须调整硬件，这时问题就较为严重了。4.5常用外围器件实时数据采集实时数据存储实时周边器件实时电路集成实时信号产生实时DSP与并行结构实时总线技术4.5.1实时数据采集高精度ADC转换器结构逐次逼近方式Σ-Δ调制方式积分方式高速ADC转换器结构并行比较型串－并比较型分路转换型逐次逼近式A/D转换器原理图高速D/A转换器逐次比较寄存器逻辑控制数码寄存器并行数字输出DU

8、iUfACUC模拟信号输入1.高精度ADC转换器结构逐次逼近方式CPD3D2D1D0vO比较结果处理110002.5vvI≥vO（D3）1保留211003.75vvI＜vO（D2）1不保留310103.125vvI≥vO（D1）1保留410113.4375vvI＜vO（D0）