四位加法器的电路图

《四位加法器的电路图》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、武汉大学教学实验报告信息管理学院信息管理与信息系统专业2015年9月14日实验名称设计四位二进制加法器的详细电路图指导教师王先兵姓名仝晶晶年级2013级学号2013302330031成绩一、预习部分1．实验目的2．实验基本原理3．主要仪器设备（含必要的元器件、工具）实验目的：更透彻的了解加法器的工作原理及电路图。实验内容：查阅相关资料分析设计出四位二进制加法器的详细电路图。实验要求：结合四位二进制加法器74283的引脚图，仔细查阅资料，分析设计出四位二进制加法器的详细电路图。二、实验操作部分1.实验数据、表格及数据处理2.实验操作过程（可用图表示）3

2、.结论7一、半加器两个一位二进制数相加，叫做半加，实现半加操作的电路，称为半加器。所谓“半加”，就是只考虑两个加数本身的求和，而没有考虑地位来的进位数。半加器逻辑图及符号二、全加器全加器可用两个半加器和一个或门组成，如图所示。Ai和Bi在第一个半加器中相加，得出的和再跟Ci-1在第二个半加器中相加，即得出全加和Si。两个半加器的进位数通过或门输出作为本位的进位数Ci。全加器逻辑图及符号7三、7423874283为4位超前进位加法器，不同于普通串行进位加法器由低到高逐级进位，超前进位加法器所有位数的进位大多数情况下同时产生，运算速度快，电路结构复杂。四

3、位超前进位加法器真值表：进而可得各位进位信号的逻辑表达如下：（来自参考资料）电路图如下（来自参考资料）77四、四位二进制串行进位加法器逻辑图7五、四位二进制串行进位加法器电路图如下7三、实验效果分析（包括仪器设备等使用效果）实验总体效果较好，实验结果较为理想。实验内容很有难度，查阅了很多资料，对于这方面知识掌握的并不是很透彻。教师评语指导教师年月日7