单稳态555定时器

单稳态555定时器

ID:44747681

大小:1.27 MB

页数:45页

时间:2019-10-27

单稳态555定时器_第1页
单稳态555定时器_第2页
单稳态555定时器_第3页
单稳态555定时器_第4页
单稳态555定时器_第5页
资源描述:

《单稳态555定时器》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、一、555集成电路原理555时基电路是一种将模拟功能与逻辑功能巧妙结合在同一硅片上的组合集成电路。它设计新颖,构思奇巧,用途广泛,备受电子专业设计人员和电子爱好者的青睐,人们将其戏称为伟大的小IC。1972年,美国西格尼蒂克斯公司(Signetics)研制出TmerNE555双极型时基电路,设计原意是用来取代体积大,定时精度差的热延迟继电器等机械式延迟器。但该器件投放市场后,人们发现这种电路的应用远远超出原设计的使用范围,用途之广几乎遍及电子应用的各个领域,需求量极大。美国各大公司相继仿制这种电路1974年西格尼

2、蒂克斯公司又在同一基片上将两个双极型555单元集成在一起,取名为NF556。1978年美国英特锡尔公司(Intelsil)研制成功CMOS型时基电路ICM5551CM556,后来又推出将四个时基电路集成在一个芯片上的四时基电路558由于采用CMOS型工艺和高度集成,使时基电路的应用从民用扩展到火箭、导弹,卫星,航天等高科技领域。在这期间,日本、西欧等各大公司和厂家也竞相仿制、生产。尽管世界各大半导体或器件公司、厂家都在生产各自型号的555/556时基电路,但其内部电路大同小异,且都具有相同的引出功能端。  时基集

3、成电路555工作原理如下:图a所示为555时基电路内部电路图。管脚排列如图b所示。整个电路包括分压器,比较器,基本RS触发器和放电开关四个部分。(1)分压器由三个5kW的电阻串联组成分压器,其上端接电源VCC(8端),下端接地(1端),为两个比较器A1、A2提供基准电平。使比较器A1的“+”端接基准电平2VCC/3(5端),比较器A2的“-”端接VCC/3。如果在控制端(5端)外加控制电压。可以改变两个比较器的基准电平。不用外加控制电压时,可用0.01mF的电容使5端交流接地,以旁路高频干扰。(2)比较器A1、A

4、7是两个比较器。其“+”端是同相输人端,“-”端是反相输入端。由于比较器的灵敏度很高,当同相输入端电平略大于反相端时,其输出端为高电平;反之,当同相输入端电平略小于反相输人端电平时,其输出端为低电平。因此,当高电平触发端(6端)的触发电平大于2VCC/3时,比较器A1的输出为低电平;反之输出为高电平。当低电平触发端(2端)的触发电平略小于VCC/3时,比较器A2的输出为低电平;反之,输出为高电平。(3)基本RS触发器比较器A1和A2的输出端就是基本RS触发器的输入端RD和SD。因此,基本RS触发器的状态(3端的状

5、态)受6端和2端的输入电平控制。图中的4端是低电平复位端。在4端施加低电平时,可以强制复位,使Q=0。平时,将4端接电源VCC的正极。  (4)放电开关图中晶体管VT构成放电开关,使用时将其集电极接正电源,基极接基本RS触发器的Q端。当Q=0时,VT截止;当Q=1时,VT饱合导通。可见晶体管VT作为放电开关,其通断状态由触发器的状态决定。从CA555时基电路的内部等效电路图中可看到,VTl-VT4、VT5、VT7组成上比较器Al,VT7的基极电位接在由三个5kΩ电阻组成的分压器的上端,电压为2/3VDD;VT9-

6、VT13组成下比较器A2,VTl3的基极接分压器的下端,参考电1/3VDD。在电路设计时,要求组成分压器的三个5kΩ电阻的阻值严格相等,以便给出比较精确的两个参考电位1/3VDD和2/3VDD。VTl4-VTl7与一个4.7kΩ的正反馈电阻组合成一个双稳态触发电路。VTl8-VT21组成一个推挽式功率输出级,能输出约200mA的电流。VT8为复位放大级,VT6是一个能承受50mA以上电流的放电晶体三极管。双稳态触发电路的工作状态由比较器A1、A2的输出决定。555时基电路的工作过程如下:当2脚,即比较器A2的反相

7、输入端加进电位低于1/3VDD的触发信号时,则VT9、VTll导通,给双稳态触发器中的VTl4提供一偏流,使VTl4饱和导通,它的饱和压降Vces箝制VTl5的基极处于低电平,使VTl5截止,VTl7饱和,从而使VTl8截止,VTl9导通,VT20完全饱和导通,VT21截止。因此,输出端3脚输出高电平。此时,不管6端(阈值电压)为何种电平,由于双稳态触发器(VTl4-VTl7)中的4.7kΩ电阻的正反馈作用(VTl5的基极电流是通过该电阻提供的),3脚输出高电平状态一直保持到6脚出现高于1/3VDD的电平为止。当

8、触发信号消失后,即比较器A2反相输入端2脚的电位高于1/3VDD,则VT9、VTll截止,VTl4因无偏流而截止,此时若6脚无触发输入,则VTl7的Vces饱和压降通过4.7kΩ电阻维持VTl3截止,使VTl7饱和稳态不变,故输出端3脚仍维持高电平。同时,VTl8的截止使VT6也截止。当触发信号加到6脚时,且电位高于2/3VDD时,则VTl、VT2、VT3皆导通。此时,若

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。