系统时钟和定时器

系统时钟和定时器

ID:44897130

大小:302.50 KB

页数:10页

时间:2019-11-01

系统时钟和定时器_第1页
系统时钟和定时器_第2页
系统时钟和定时器_第3页
系统时钟和定时器_第4页
系统时钟和定时器_第5页
资源描述:

《系统时钟和定时器》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、系统时钟和定时器S3C2410/S3C2440的时钟控制逻辑既可以外接晶振,然后通过内部电路产生时钟源;也可以直接使用外部提供的时钟源,它们通过引脚的设置来选择。时钟控制逻辑给整个芯片提供3种时钟:FCLK用于CPU核;HCLK用于AHB总线上设备,主要用于高性能模块之间的连接,比如CPU核、寄存器控制器、中断控制器、LCD控制器、DMA和USB主机模块等;PCLK用于APB总线上的设备,主要用于低带宽的周边外设之间的连接,比如WATCHDOG、IIS、I2C、PWM定时器、MMC接口、ADC、UART、GPIO、RTC和SPI。为了降低电磁干扰、降低板间布线的要求,S3

2、C2410/S3C2440外接的晶振频率通常很低,开发板上一般为12MHz,需要通过时钟控制逻辑的PLL提高系统时钟。S3C2410/S3C2440有两个PLL:MPLL和UPLL。UPLL专用于USB设备,MPLL用于设置FCLK、HCLK、PCLK。上电时,PLL没被启动,FCLK即等于外部输入的时钟,称为Fin。若要提高系统时钟,需要软件来启动PLL,可跟随FCLK的图像了解启动过程。(1)上电几毫秒后,晶振输出稳定,FCLK=Fin(晶振频率),nRESET信号恢复高电平后,CPU开始执行指令。(2)可以在程序开头启动MPLL,设置MPLL的几个寄存器后,需要等待

3、一段时间(LockTime),MPLL输出才稳定。在这段时间内,FCLK停振,CPU停止工作。LockTime的长短由寄存器LOCKTIME设定。(3)LockTime之后,MPLL输出正常,CPU工作在新的FCLK下。FCLK、HCLK和PCLK的比例是可以改变的,设置它们三者的比例,启动MPLL只需设置3个寄存器(对于S3C2440的一些时钟比例,还需要额外设置一个寄存器)。(1)LOCKTIME寄存器:用于设置“TimeLock”的长度。(2)MPLLCON寄存器:用于设置FCLK与Fin的倍数。(3)CLKDIVN寄存器:用于设置FCLK、HCLK、PCLK三者的

4、比例。对于S3C2440的一些时钟比例,还需要额外设置一个寄存器CAMDIVN。#defineS3C2410_MPLL_200MHZ((0x5c<<12)

5、(0x04<<4)

6、(0x00))#defineS3C2440_MPLL_200MHZ((0x5c<<12)

7、(0x01<<4)

8、(0x02))/**对于MPLLCON寄存器,[19:12]为MDIV,[9:4]为PDIV,[1:0]为SDIV*有如下计算公式:*S3C2410:MPLL(FCLK)=(m*Fin)/(p*2^s)*S3C2410:MPLL(FCLK)=(2*m*Fin)/(p*2^s)*其中:m=MD

9、IV+8,p=PDIV+2,s=SDIV*对于本开发板,Fin=12MHz*设置CLKDIVN,令分频比为:FCLK:HCLK:PCLK=1:2:4,*FCLK=200MHz,HCLK=100MHz,PCLK=50MHz*/voidclock_init(void){//LOCKTIME=0x00ffffff;//使用默认值即可CLKDIVN=0x03;//FCLK:HCLK:PCLK=1:2:4,HDIVN=1,PDIVN=1/*如果HDIVN非0,CPU的总线模式应该从“fastbusmode”变为“asynchronousbusmode”*/__asm__("mrcp

10、15,0,r1,c1,c0,0"/*读出控制寄存器*/"orrr1,r1,#0xc0000000"/*设置为“asynchronousbusmode”*/"mcrp15,0,r1,c1,c0,0"/*写入控制寄存器*/);/*判断是S3C2410还是S3C2440*/if((GSTATUS1==0x32410000)

11、

12、(GSTATUS1==0x32410002)){MPLLCON=S3C2410_MPLL_200MHZ;/*现在,FCLK=200MHz,HCLK=100MHz,PCLK=50MHz*/}else{MPLLCON=S3C2440_MPLL_20

13、0MHZ;/*现在,FCLK=200MHz,HCLK=100MHz,PCLK=50MHz*/}}PWM定时器S3C2410/S3C2440的定时器部件完全一样,共有5个16位的定时器。其中定时器0、1、2有PWM功能,即它们都有一个输出引脚,可以通过定时器来控制引脚周期性的高、低电平变化;定时器4没有输出引脚。定时器部件的时钟电源位PCLK,首先通过两个8位的预分频器降低频率:定时器0、1共用第一个预分频,定时器2、3、4共用第二个预分频器。预分频器的输出将进入第二级分频器,它们输出5种频率的时钟:2分频、4分频、8分频、16

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。