第2章 典型微处理器及其体系结构

第2章 典型微处理器及其体系结构

ID:44951294

大小:194.00 KB

页数:35页

时间:2019-11-05

第2章 典型微处理器及其体系结构_第1页
第2章 典型微处理器及其体系结构_第2页
第2章 典型微处理器及其体系结构_第3页
第2章 典型微处理器及其体系结构_第4页
第2章 典型微处理器及其体系结构_第5页
资源描述:

《第2章 典型微处理器及其体系结构》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、本章学习要点典型微处理器内部结构微处理器的外部引脚特性和工作方式存储器和I/O组织80X86高档微处理器的组成结构和特点Pentium系列微处理器的典型结构和各部件功能双核微处理器简介第2章典型微处理器及其体系结构1本章教学目的及要求通过学习,使学生掌握8086微处理器的基本应用;熟悉8086微处理器的组成及其寄存器结构;掌握8086微处理器的存储器和I/O组织;然后再引伸到Intel80X86、Pentium等高档微处理器的组成结构和特点。第2章22.1典型微处理器内部结构8086微处理器字长16位,HMOS工艺制造,

2、芯片集成2.9万晶体管,+5V电源,40条引脚双列直插封装,20根地址线,可寻址地址空间1MB,时钟频率5MHz~10MHz,基本指令执行时间0.3ms~0.6ms。第2章32.1.18086微处理器的内部结构Intel8086微处理器内部安排了两个逻辑单元,即执行部件EU和总线接口部件BIU。第2章41.执行部件EUEU负责指令译码、执行和数据运算,由算术逻辑单元、8个通用寄存器,1个状态标志寄存器、1个数据暂存寄存器和EU控制电路等组成。EU基本功能:从BIU的指令队列中取指令代码,经译码后执行该指令所规定的操作功能

3、。EU中各部件通过16位的ALU数据总线连接在一起,在内部可实现快速的数据传输。第2章52.总线接口部件BIUBIU包括段地址寄存器、指令指针寄存器、6字节指令队列缓冲器、20位地址加法器和总线控制逻辑电路。BIU根据EU的请求负责完成CPU与存储器或I/O设备之间的数据传送,包括从存储器指定单元预取指令、访问内存或外设操作数、响应外部中断请求和总线请求等。第2章68086CPU中可供编程使用的有14个16位寄存器,按其用途可分为8个通用寄存器、2个控制寄存器和4个段寄存器。第2章2.1.28086的寄存器及其功能7表2

4、-1通用寄存器的特定用法第2章寄存器名称寄存器的含义操作功能AX16位累加器字乘,字除,字I/O处理AL8位累加器字节乘,字节除,字节I/O处理,查表转换,十进制运算AH8位累加器字节乘,字节除BX16位基址寄存器查表转换CX16位计数寄存器数据串操作指令,循环指令CL8位计数寄存器变量移位,循环移位DX16位数据寄存器字乘,字除,间接I/O处理SP16位堆栈指针寄存器堆栈操作SI16位源变址指针寄存器数据串操作指令DI16位目的变址指针寄存器数据串操作指令82.控制寄存器(1)指令指针寄存器IPIP是16位寄存器,存放

5、EU要执行的下一条指令的偏移地址,用以控制程序中指令的执行顺序。指令序列执行时,每取一次指令IP就自动加1。需要注意的是:IP是指令代码存放单元的地址指针,不能用指令取出IP或给IP设置给定值,但可以通过转移类指令等来修改IP的内容。第2章9(2)标志寄存器FLAGFLAG是16位寄存器,用于反映指令执行结果或控制指令执行的形式。共有9个可用的标志位,其中CF、PF、AF、ZF、SF、OF等6个用作状态标志,TF、IF、DF等3个用作控制标志,其余7个位空闲不用,如图2-3所示。第2章151413121110987654

6、3210OFDFIFTFSFZFAFPFCF图2-38086标志寄存器FLAG103.段寄存器(1)代码段:存放程序和常数。系统在取指时将寻址代码段,其段地址和偏移地址分别由段寄存器CS和指令指针IP给出。(2)数据段:数据保存。用户在寻址该段内的数据时,可以缺省段的说明,其偏移地址可通过多种寻址方式形成。第2章11(3)堆栈段:“堆栈”是数据的一种存取方式,按照“先进后出”的方式操作。堆栈指针SP指示栈顶。(4)附加数据段:用于数据的保存。用户在访问段内的数据时,其偏移地址同样可以通过多种寻址方式来形成,但在偏移地址前

7、要加上段的说明(即段跨越前缀ES)。第2章122.28086微处理器外部引脚功能8086CPU的40条引脚采用双列直插式的封装形式。数据总线为16条;地址总线为20条;状态线、控制信号线、电源、地线等。第2章132.3存储器结构与I/O组织2.3.1存储器组织1.存储器内部结构及访问8086CPU将1MB存储空间分成两个512K字节的存储体,与CPU低位字节数据线D7~D0相连的称为低字节存储体,该存储体中的每个地址均为偶数;与CPU高位字节数据线D15~D8相连的称为高字节存储体,该存储体中的每个地址均为奇数。两个存储

8、体之间采用字节交叉编址方式,如图2-5所示。第2章1400001H00000H00003H00002H00005H00004H512K×8(位)512K×8(位)高字节存储体低字节存储体(奇地址存储体)(偶地址存储体)(A0=1)(A0=0)FFFFDHFFFFCHFFFFFHFFFFEH图2-58086存储器的分体

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。