第8章中央处理单元2011(V2.0)

《第8章中央处理单元2011(V2.0)》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第八章中央处理单元计算机组成原理2011年3月26日8.1.1CPU的功能取出指令并执行指令的部件------CPU数据加工----ALU.算术/逻辑运算；指令控制：指令执行的顺序控制;操作控制:产生各种操作信号;时间控制:控制操作信号的发生时间;CPU具有如下四方面的基本功能：★指令控制程序的顺序控制称为指令控制。用于控制指令严格地按程序规定的顺序，逐条取出并加以执行。★操作控制一条指令的功能往往是由若干个操作信号的组合来实现的，因此，CPU负责管理并产生每条指令所对应的操作信号，并把各种操作信号送往相应的部件，从而

2、控制这些部件按指令的要求进行动作。ADDR1,R0★时间控制对各种操作的实施时间进行定时，称为时间控制。在计算机中，各种指令的操作信号以及一条指令的整个执行过程都严格的时间要求，需要CPU设定规定的时序关系。★数据加工数据加工就是对数据进行算术运算和逻辑运算处理，这是CPU的核心功能之一。ADDR1,R08.1.2CPU的基本组成CPU的基本部分由运算器、cache和控制器三大部分组成。CPU模型参看ＣＡＩ演示运算部件寄存器寄存器控制部件运算器控制器1、CPU中的主要寄存器PC(ProgramCounter)程序计数器A

3、R(AddressRegister)地址寄存器DR(DataRegister)数据缓冲寄存器IR(InstructionRegister)指令寄存器AC(AccumulateCount)累加寄存器PSW(ProgramStatusWord)程序状态字程序计数器（PC）为了保证程序能够连续地执行下去，CPU必须具有某些手段来自动确定下一条指令的地址。而程序计数器PC正是起到这种作用的，所以PC通常又称为指令计数器。在程序开始执行前，必须将该程序在内存单元的起始地址，即第一条指令的地址送入PC。当执行指令时，CPU将自动修改

4、PC的内容，使其保持的总是将下一条要执行的指令的地址。由于大多数指令都是按顺序来执行的，所以修改的过程通常只是简单的对PC自增即可。当遇到转移指令（如JMP指令）时，由于后继指令的地址（即PC的内容)必须从指令的地址段取得。在这种情况下，下一条指令的地址将由转移指令来规定，而不是像通常一样按顺序来取得。因此程序计数器PC的结构，应当是具有信息寄存和计数两种功能的结构。地址寄存器（MAR）地址寄存器AR用来保存当前CPU所访问的内存单元的地址。由于在内存和CPU之间存在着操作速度上的差别，所以必须使用地址寄存器来保持地址信

5、息，直到对内存的读/写操作完成为止。当CPU和内存进行信息交换，即CPU向内存存/取数据或指令时，都要使用地址寄存器AR和数据缓冲寄存器DR。此外，我们可以把外围I/O设备的设备地址作为像内存的地址单元那样来进行访问，那么可知，当CPU和外围设备交换信息时，同样需要使用地址寄存器和数据缓冲寄存器。地址寄存器的结构和数据缓冲寄存器、指令寄存器一样，通常使用单纯的寄存器结构。信息的存入一般采用电位-脉冲方式,即电位输入端对应数据信息位,脉冲输入端对应控制信号,在控制信号clk的作用下,瞬时地将信息打入寄存器。存储器数据缓冲寄

6、存器（MDR）存储器数据缓冲寄存器MDR用来暂时存放由内存读出的一条指令或一个数据字；反之，当向内存存入一条指令或一个数据字时，也先将它们送到存储器数据缓冲寄存器MDR中，然后再写入内存。存储器缓冲寄存器MDR的作用是：(1)作为CPU和内存及外部I/O设备之间信息传送的中转站；(2)用于补偿CPU与内存及外围设备之间在操作速度上的差别；(3)在单累加器结构的运算器中，存储器数据缓冲寄存器还可兼作为操作数寄存器。指令寄存器（IR）指令寄存器IR用来保存当前正在执行的一条指令。当执行一条指令时，先把它从内存取到缓冲寄存器中

7、，然后再传送至指令寄存器。指令分为操作码和地址码字段，由二进制数字组成。为了执行任何给定的指令，必须对操作码进行测试，以便识别所要求的操作，指令译码器就是完成这项工作的。指令寄存器中的操作码字段被送入指令译码器中，操作码一经译码后，即可向操作控制器发出具体操作的特定信号。累加寄存器（AC）累加寄存器AC通常简称为累加器，它是一个通用寄存器。其功能是：当运算器需执行算术或逻辑运算时，为ALU提供一个工作区，它可暂时存放ALU运算的结果信息。显然，运算器中至少要有一个累加寄存器。目前CPU中的累加寄存器，多达16个，32个，

8、甚至更多。当使用多个累加器时，就变成通用寄存器堆结构，其中任何一个可存放源操作数，也可存放结果操作数。在这种情况下，需要在指令格式中对寄存器号加以编址。状态条件寄存器（PSW）状态条件寄存器保存由算术指令和逻辑指令运行或测试的结果建立的各种条件码内容，如运算结果进位标志(C)，运算结果溢出标志（V)，运算结果为零标志