欢迎来到天天文库
浏览记录
ID：45007587
大小：72.50 KB
页数：9页
时间：2019-11-07
《利用FPGA实现抢答器》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。
1、实验六可定时的八路数显抢答器实验要求1.掌握可定时的八路数显抢答器的工作原理及其设计方法；2.进一步熟悉74系列常用中规模集成芯片的应用，提高对硬件电路的分析能力；3.进一步熟悉QartusII软件的使用；4.学习较复杂的数字系统文本输入（VHDL、VerilHDL）和原理图输入的设计方法。抢答器功能要求基本功能：（1）设置一个系统清除和抢答控制开关，由主持人控制；（2）抢答器同时供8名选手或8个代表队比赛；（3）抢答器具有锁存与显示功能。扩展功能：（1）抢答器具有定时抢答功能，可由主持人设置时间；（2）参赛选手在设定的时间内进行抢答，抢答有效，如果定时时间已到，无人抢答，本次抢答无效
2、。实验原理抢答器电路优先编码器锁存器抢答按钮译码器显示器74148742497447Led或数码管开关定时电路倒计时电路秒脉冲电路译码器显示器7447Led或数码管74192外部脉冲或分频分频程序PIN_N21HzVerilog代码moduleFdiv(Clock_In,Clock_Out);inputClock_In;outputClock_Out;regClock_Out;reg[32:0]count;parameterN=50000000;always@(posedgeClock_In)if(count3、ount<=1'b0;Clock_Out<=~Clock_Out;endendmodule低位数码管高位数码管
3、ount<=1'b0;Clock_Out<=~Clock_Out;endendmodule低位数码管高位数码管
此文档下载收益归作者所有
