第2章ARM微处理器硬件结构

《第2章ARM微处理器硬件结构》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第2章ARM微处理器硬件结构本章主要内容：计算机体系结构分类ARM版本及系列ARM处理器结构存储系统机制1计算机体系结构Ⅰ1.冯·诺依曼结构2计算机体系结构Ⅱ2.哈佛体系结构3ARM简介ARM（AdvancedRISCMachines）系列微处理器，采用的ARM技术知识产权（IP）核都是由ARM公司提供的。ARM公司本身不生产芯片，转让设计许可，由合作公司生产各具特色的芯片。ARM32位体系结构目前被公认为是嵌入式应用领域领先的32位嵌入式RISC微处理器结构。从版本1到版本6，ARM体系的指令集功能不断扩大。4ARM版本Ⅰ1

2、．V1版架构该版架构只在原型机ARM1出现过，没有用于商业产品。其基本性能有:基本的数据处理指令（无乘法）；基于字节、半字和字的Load/Store指令;转移指令，包括子程序调用及链接指令；供操作系统使用的软件中断指令SWI；寻址空间：64MB（226）。5ARM版本Ⅱ2．V2版架构该版架构对V1版进行了扩展，例如ARM2和ARM3（V2a）架构，版本2a是版本2的变种，ARM3芯片采用了版本2a。V2版架构与版本V1相比，增加了以下功能：乘法和乘加指令；支持协处理器操作指令；快速中断模式；SWP/SWPB的最基本存储器与寄存

3、器交换指令;寻址空间：64MB。6ARM版本Ⅲ3．V3版架构V3版架构对ARM体系结构作了较大的改动：寻址空间增至32位（4GB）；当前程序状态信息从原来的R15寄存器移到当前程序状态寄存器CPSR中（CurrentProgramStatusRegister）;增加了程序状态保存寄存器SPSR（SavedProgramStatusRegister）；增加了中止（Abort）和未定义2种处理器模式；增加了MRS/MSR指令，以访问新增的CPSR/SPSR寄存器；增加了从异常处理返回的指令功能。7ARM版本Ⅳ4．V4版架构V4版架

4、构在V3版上作了进一步扩充，V4版架构是目前应用最广的ARM体系结构，ARM7、ARM8、ARM9和StrongARM都采用该架构。指令集中增加了以下功能：符号化和非符号化半字及符号化字节的存/取指令；增加了16位Thumb指令集；完善了软件中断SWI指令的功能；处理器系统模式引进特权方式时使用用户寄存器操作;把一些未使用的指令空间捕获为未定义指令。8ARM版本Ⅴ5．V5版架构V5版架构是在V4版基础上增加了一些新的指令，ARM10和Xscale都采用该版架构。这些新增命令有：带有链接和交换的转移BLX指令；计数前导零CLZ指

5、令；BRK中断指令；增加了数字信号处理指令（V5TE版）；为协处理器增加更多可选择的指令。9ARM版本Ⅵ6．V6版架构V6版架构是2001年发布的，首先在2002年春季发布的ARM11处理器中使用。此架构在V5版基础上增加了以下功能：THUMBTM：35%代码压缩；DSP扩充：高性能定点DSP功能；JazelleTM：Jova性能优化，可提高8倍；Media扩充：音/视频性能优化，可提高4倍。10ARM处理器系列ARM7系列ARM9系列ARM9E系列ARM10E系列SecurCore系列Inter的XscaleInter的St

6、rongARM11ARM处理器结构从一下四个方面介绍：ARM和Thumb状态RISC技术流水线技术超标量执行12ARM和Thumb状态V4版以后有：32位ARM指令集16位Thumb指令集，功能是ARM指令集的功能子集。ARM7TDMI核以后，T变种的ARM微处理器有两种工作状态：ARM状态Thumb状态。13ARM与Thumb状态转换在程序的执行过程中，微处理器可以随时在两种工作状态之间切换，并且该转变不影响处理器的工作模式和相应寄存器中的内容。进入Thumb状态：当操作数寄存器的状态位（位[0]）为1时，执行BX指令。进入

7、ARM状态：当操作数寄存器的状态位（位[0]）为0时，执行BX指令。14RISC技术ⅠRISC体系结构基本特点：大多数指令只需要执行简单和基本的功能，其执行过程在一个机器周期内完成。只保留加载/存储指令。操作数由加载/存储指令从存储器取出放寄存器内操作。芯片逻辑不采用或少采用微码技术，而采用硬布线逻辑。减少指令数和寻址方式。指令格式固定，指令译码简化。优化编译。15RISC技术ⅡARM体系结构还采用了一些特别的技术：所有的指令都可根据前面的执行结果决定是否被执行，提高了指令的执行效率。可用Load/Store指令批量传输数据，

8、以提高数据的传输效率。可在一条数据处理指令中同时完成逻辑处理和移位处理。16流水线技术Ⅰ1．ARM的3级流水线17流水线技术Ⅱ多周期ARM指令的3级流水线操作18流水线技术Ⅲ2．ARM的流水线设计问题（1）缩短程序执行时间:提高时钟频率fclk减少每条指令的平均时钟周期数CP