基于FPGA的高精度时间测量电路的实现_张骥

《基于FPGA的高精度时间测量电路的实现_张骥》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第31卷第5期核电子学与探测技术Vol．31No．52011年5月NuclearElectronics＆DetectionTechnologyMay．2011基于FPGA的高精度时间测量电路的实现112223张骥，曾云，王铮，李秋菊，吕继方，吴进远(1．湖南大学物理与微电子科学学院，湖南长沙410082;2．中国科学院高能物理研究所，北京100049;3．美国费米国家实验室)摘要:介绍了一种基于FPGA技术的TDC(TimetoDigitalConvertor)的实现，利用FPGA中加法器固有的进位链的延迟实现时间内插电路来完成T

2、DC中的细计数部分。此TDC结构是一种基于最新的WUTDC(WaveUnionTDC)技术，通过再次细分进位链中的超宽码来提高测量精度。经过板级测试和在线调试，证明该转换电路线性度良好，RMS精度好于40ps。关键词:TDC;FPGA;WaveUnion中图分类号:TL812文献标识码:A文章编号:0258-0934(2011)05-0508-05在日常生活中，时间的概念一般只精确到已经被大型的高能物理实验所采用。例如s就完全足够了，即使在卫星导航中，时间的测CERN(EuropeanOrganizationforNuclearR

3、e-量精度也只需到ns级。然而在大型的高能物search)为TOF实验专门开发的芯片HPTDC。理实验中，时间是作为鉴别粒子的重要参数，所(2)FPGA(FieldProgrammableGateArray)要求的时间测量精度需要到亚ns级甚至ps技术。使用可编程芯片，可以大大降低电子学级。例如:2008年完成升级的BESIII主漂移室系统的成本和设计风险，提高可靠性和系统的［1］探测器的时间测量精度好于500ps;目前正开发效率，并且很容易实现多通道的测量。目在运行的LHC(LargeHadronCollider)上的AL-前这

4、种技术已经成为国内外研究的热点。ICE(ALargeIonColliderExperiment)，它的本文所研究的就是采用FPGA技术实现时TOF(TimeofFlight)探测器时间测量精度好于间测量，采用的FPGA芯片为Altera公司的120ps。EP2C8T144C6芯片，FPGA固件WUTDC由美近几十年来，新的电子技术不断应用到高国芝加哥大学费米实验室的高级工程师吴进远能物理实验的电子学系统中。在TOF探测器先生所设计［2］，基本原理是通过加法器进位链的设计中，国内外普遍采用的方法主要有以下的延迟来实现对击中信号的内插

5、。两种:(1)ASIC(ApplicationSpecificIntegrated1WUTDC的主要特点Circuit)技术。高能物理实验具有高精度和规1.1WUTDC的系统结构框图模大的特点，使用ASIC往往使电子学系统既WUTDC的系统结构框图如图1所示。能获得高精度又能使系统结构简单，ASIC技术系统总共18个输入通道。16个通道作为时间测量使用，另外两个通道作为公共时序参收稿日期:2010－09－03考通道(commontimingconference)，每个通道作者简介:张骥(1985－)，男，湖南衡阳人，硕士研究均为L

6、VDS(LowVoltageDifferentialSignal)输生，主要研究方向为电子学设计。入。每个通道在2．64μs内最多能处理8个击508中数，否则将进行阻塞保护。道2输出，依此类推。数据率为197．35Mbits/系统总共有4个输出通道，均为LVDS输s。出。如果16个通道在5．28μs内有24个击中可以通过RS232串口在线设置内部寄存数，将从通道1输出。再有24个击中数将从通器，显示诊断信息或FPGA内部RAM数据。图1WUTDC的系统结构1.2WUTDC的基本原理以下几个图简化并予以说明。关于WaveU-为了便于

7、理解WaveUnion的原理，我们用nion的更多信息，请参阅文献［4］。图2WaveUnion原理图首先我们应注意图2(a)、图2(b)和三个端率先发生变化，然后与之相连的加法器的输输入端的变化。当有击中信号时，这三个输入出和进位也相应变化。进位信号开始向后面的509加法链传播，从而使后级加法器的输出也发生变化。这样，从图2(b)开始，加法链产生的“011000”就开始在进位链中传递，这就是“WaveUnionLauncher”，再由与加法器直接相连的触发器保存相应时刻的WaveUnion，再由［4］后续的电路进行编码。当然，进

8、位信号从前一级到达后一级所需要的时间与芯片有关，对图5AD8351的单端转差分配置于本论文所采用的芯片而言，从图2(b)到图2生器、PLL(ICS8735AY)和电平转换芯片(f)，每个图的时间间隔为60ps左右。时序图(DS90LV001TM)组