多核CPU中交叉开关总线的设计

《多核CPU中交叉开关总线的设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、通信电子技术CommunicationsElectronics多核CPU中交叉开关总线的设计朱艳（同济大学电子与信息工程学院）摘要：在多核CPU中，当多个处理器核心需要和存储器及输入输出口进行数据存取时就会导致竞争问题，此时传统的总线将会降低系统的性能。而采用CPU-Cache交叉开关无阻塞网络实现点对点的传输则在很大程度上解决了这一问题。本文对交叉开关与传统的共享总线做出比较，并对交叉开关进行全定制电路设计。关键词：多核CPU；交叉开关；共享总线；全定制；DesignofCrossbarSwitchBusinMulti-coreCPUZhuYan（Institut

2、eofElectronicsandInformationEngineering,TongjiUniversity）Abstract：WhenmultipleprocessorcoresneedsimultaneouslytoaccessdatafromstorageorI/Oport,competitionwilloccur.Atthattime,traditionalbuswillreducetheperformanceofthesystem.EmployingCPU-Cachecrossbarnon-blockingnetworktoimplementpoint

3、topointtransfercanresolvethisproblemverywell.Inthispaper,thecrossbarswitchandthetraditionalsharedbusarecomparedandthefull-customdesignofthecrossbarswitchiscarriedout.Keywords:multi-coreprocessor;crossbar;sharedbus;full-customdesign0引言2交叉开关总线功能分析在当今的处理器发展中，不断提高处理器频率，提2.1共享二级缓存升系统性能似乎即将成

4、为过去。在传统的单核心处理器中，在多处理器设计中，每个核心可以有独立的一级与提高性能主要是通过提高CPU工作频率和增大存储容量来二级缓存，也可以是拥有独立的一级缓存，共享二级缓实现，但是这却导致功率消耗与成本的增加。因此将每个存。与独立的二级缓存相比，共享的二级缓存具有很大核心架构简单化，并朝向多核心的设计思维势必是未来的的优势。首先，二级缓存的全部资源可以被任何一个核趋势。而处理器核心和存储器数据读取问题已成为多核处心访问，当二级缓存的数据更新之后，多个核心并不需理器的瓶颈，因此当多个处理器核心需要和存储器及输入要做缓存数据同步的工作，工作量相对减少了，而且极输出

5、口进行数据存取时就会导致竞争问题[1]。此时普通大地降低了缓存数据延迟问题，这有利于处理器性能的的总线将会降低系统的性能。当采用CPU-Cache交叉开关提升。其次，前者每个核心的二级缓存资源都是固定不(CCXcrossbar)代替总线则在很大程度上解决了这一问题。变的，而共享的二级缓存任何一个核心都可以根据工作本文论述了交叉开关的优点，并对其进行电路设计。量的大小来决定占用多少二级缓存资源，利用效率相对该电路模型适合于n个处理核心的多处理器。其中n为偶数。于独立的二级缓存得到了极大的提高。最后，共享缓存有利于降低处理器的功耗。可以把两个核心分为"冷核"1传统共享总

6、线与交叉开关性能比较和"热核"模式，在工作量较大时两个核心都全速运作，交叉开关总线系统与传统的共享总线系统(如图1所而在工作量较小时则可以让"冷核"关闭，进入休眠模式，示)相比有很多优势。首先，共享总线系统的带宽是固定而继续运作的"热核"则可以占有全部的二级缓存资源，相的，而交叉开关总线随着主-从设备对的增加，其累计的比之下独立式缓存就只剩下一半的二级缓存资源可用了。总线带宽就越大。当多核处理器中有多个处理器核、缓存2.2交叉开关总线的功能实现段、输入/输出模块时，交叉开关总线的互连模式就能保在多核CPU中交叉开关总线主要负责控制多个处理证设备之间的通信所需要的带宽

7、不会受到总线竞争的限制。器核与多个缓存段、输入/输出设备之间的数据传输。这交叉开关的各个端口之间的连接还可以重新配置，也就是种数据传输包括两个方向：从多个处理器核到L2Cache说交叉开关是可重构的，这就使得交叉开关总线的总线带的多个Bank和输入/输出口的数据传输；以及L2Cache的宽可以被充分利用，不会浪费，同时也为以后系统扩展提多个Bank和输入/输出口到CPU核的数据传输[2]。供了便利。其次，与共享总线系统相比，交叉开关点对点在本设计中交叉开关总线包括两个模块:CPU-Cache的连接，避免了多负荷阻抗不连续造成的反射，可以有效开关模块(proces