实验02 HDB3 编码实验

《实验02 HDB3 编码实验》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、实验二HDB3编码实验1.实验目的与实验原理ò了解线路编码的码型选择原则；ò掌握HDB3码的编码规则及其特性；ò掌握HDB3接口变换与反变换的实现方法；ò进一步掌握伪随机信号产生电路的实现方法；HDB3码编码规则是：HDB3码在编码时，连“0”个数被限制为≦3。HDB3编码方法是，当信息中出现连“0”个数≦3时，HDB3码即是AMI码；当信息中出现4个（或以上）连“0”时，就用特定码组来取代，这种特定码组称为取代节。例如，信码为：10110000000110000001若前一个破坏点为V-,且它

2、至第一个连“0”串前有奇数个B，则HDB3码为：B+0B-B+000V+000B-B+B-00V-00B+若前一个破坏点为V+，且它至第一个连“0”串前有偶数个B,则HDB3码为：B+0B-B+B-00V-000B+B-B+00V+00B-HDB3码有两种取代节：“B00V”和“000V”。其中B表示符合极性交替规则的传号，V表示破坏极性交替规则的传号，称为“破坏点”。这两种取代节的选取规则是：使任意两个V脉冲间的B脉冲数目为奇数。这样，相邻V脉冲的极性也满足交替变化规律，达到整个信号保持无直流

3、分量的目的。HDB3码的波形不是唯一的，它与出现四连“0”码之前的状态有关。下图中虚线框内为HDB3编码电路框图。伪随机码连零检出电路取代节判决产生电路HDB3码形成电路HDB3码时钟电路破坏点产生单/双极性变换输出HDB3编码电路的框图一个完整的二次群HDB3编码实验电路包括以下4部分：（1）8M时钟信号输入（2）大于5级NRZ码产生器（3）用FPGA实现HDB3编码电路（4）单-双极性输出合成电路2、在MAXPLUSII设计平台下进行电路设计（1）目录路径：TXHDB3_allHDB3A

4、在计算机上建一实验目录（用英文）文件名：hdb3a.gdf，(或hdb3a1.gdf)（2）完成HDB3编码电路设计，或打开实验光盘提供的实验电路，并进行分析。实验电路由三部分组成：1）16.9M时钟通过二分频电路获得8.4M时钟信号。2）一个5级NRZ码产生器3）NRZ-HDB3码变换电路HDB3编码实验框图（3）电路编译和FPGA引脚定义：完成原理图输入后按以下步骤进行编译：1）.在AssignDevice菜单选择器件MAX7128SLC84，2）.在AssignDeviceGloblpro

5、jectdeviceoption菜单中选择EnableJTAGSupport。3）.第一次编译时一般采用让MaxplusII自动进行引脚分配。4）.编译后进行引脚回注（Back-Annotate），经过引脚回注后，电路图上会显示自动分配的引脚号。5）.定义实验板所要求的输入时钟引脚和输出测试引脚，然后再次进行编译。引脚修改方法如下：双击clk时钟输入引脚元件中的回注引脚号，MAXPLUSII会弹出一对话框，可方便进行修改。FPGA引脚定义：CLK83脚（外部16.9M时钟）,1/2cp37脚NN

6、RZ39脚(NRZ反向信号,需要包含4个以上连零)hx65脚（已经连接到驱动器SN75452的6脚）hy64脚（已经连接到驱动器SN75452的1脚）hx148脚hy149脚（4）在MAXPLUSII环境下完成对以上电路实验仿真：（a）在MaxplusII菜单下选waveformeditor；出现一波形编辑窗口，波形编辑窗口(b)在Node菜单下选EnternodesfromSNF点击List：加入要仿真的所有节点。加入仿真节点(c)加入时钟激励在Option菜单下选GridSize，出现对话框

7、后键入相应的ns数，例如10ns（对应周期为20ns,即50M)。在File菜单下选EndTime键入仿真时间，例如10us。(d)在MAXPLUSII菜单下选SIMULATOR，出现仿真对话框后，按Start开始仿真。得到仿真波形和理论推算结果是一致的。3．实验板设置在进行不同实验时，首先要对实验板上硬件进行简单设置，以符合各种信号输入和各种实验结果测试要求。实验原理图：1234FPGA83脚（1）接通SW_6（用短路块），晶体振荡器X1产生16.9344M时钟信号，T8为该时钟频率的测试点。

8、（2）将拨动开关“K2”的“1”脚置“ON”,将16.9344Mc时钟信号送到了FPGA第83脚（全局时钟脚）。（3）接通SW_16驱动器75452电源。（4）将8.2V直源插入实验板PJ1接口，打开总开关K1，检查指示灯P1、P2、P3是否亮。实验板跳线和开关设置表：名称设置说明SW_6接通晶体振荡器X1电源K2“1端接通16.9344Mc时钟信号送到了FPGA第83脚1234SW_16接通驱动器75452电源4．将实验电路nrz.pof配置到FPGA芯片（1）将BYTBLASTER一端连接到