大规模高速背板的信号完整性设计与仿真

大规模高速背板的信号完整性设计与仿真

ID:46606194

大小:804.82 KB

页数:7页

时间:2019-11-26

大规模高速背板的信号完整性设计与仿真_第1页
大规模高速背板的信号完整性设计与仿真_第2页
大规模高速背板的信号完整性设计与仿真_第3页
大规模高速背板的信号完整性设计与仿真_第4页
大规模高速背板的信号完整性设计与仿真_第5页
资源描述:

《大规模高速背板的信号完整性设计与仿真》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、大规模高速背板的信号完整性设计与仿真羿昌宇等2013年12月第44卷第4期(总第154期)大规模高速背板的信号完整性设计与仿真羿昌宇,祖翔宇(中国航空无线电电子研究所,上海200241)[摘要]本文首先从联合战术无线电系统的规模分析了设计大规模高速背板的必要性,同时从信号完整性方面分析了高速背板设计中所面临的问题,包括反射、串扰、损耗与衰减、电源完整性等几个方面的机理及对PCB设计造成的不良影响,并针对这几个信号完整性问题给出了相应的PCB设计准则。其次,针对一款基于串行RapidIO高速总线的背板系统从PCB设计的层叠

2、设计、布线设计、过孔设计等方面给出具体分析与设计方案。最后,通过Sigrity公司的PowerSI仿真软件、Synopsys公司的Hspice仿真软件和Quantum公司的QSI仿真软件进行信号完整性仿真和Ansoft公司的Siwave5.0仿真软件进行电源完整性仿真,通过仿真分析对PCB信号完整性进行验证与设计优化。[关键词]联合战术无线电系统;高速PCB设计;信号完整性;电源完整性;仿真[中图分类号]TN391.9[文献标识码]A[DOI编码]10.3969/j.issn.1006-141X.2013.04.01[文

3、章编号]1006-141X(2013)04-0001-06TheDesignandSignalIntegritySimulationforHighSpeedBackplaneYIChang-yu,ZUXiang-yu(ChinaNationalAeronauticalRadioElectronicsResearchInstitute,Shanghai200241,China)Abstract:Inthispaper,thenecessitytodesignalarge-scalehigh-speedbackplaneis

4、analyzedfromtheperspectiveofJointTacticalRadioSystemscale.Someproblemsofhighspeedbackplanedesignareanalyzed,includingreflection,crosstalk,wastageandattenuation,powerintegrityetc,andsomedesignprinciplesarepresented.Aneffectiveblueprintwasdesignedforbackplanesystem

5、basedonSerialRapidIOhigh-speedbus,analysisandschemeweregivenfromtheperspectiveofstack,wiringanddrillingdesign.Intheend,projectsignalintegritywasanalyzedbyPowerSI(SigrityCo.),Hspice(SynopsysCo.)andQSI(QuantumCo.)simulationsoftware,anditspowerintegritywasanalyzedby

6、Siwave5.0(AnsoftCo.)simulationsoftwarebasedonthesimulationconclusion,inordertovalidateandoptimizePCBsignalintegritydesign.Keywords:jointtacticalradiosystem;high-speedPCBdesign;signalintegrity;powerintegrity;simulation都通过背板相连,背板的设计大都采用平行连接方1引言式。随着新一代联合战术无线电系统容量的增大

7、,目前,在联合战术无线电系统中,多模块与主模块数量逐渐增多,单个模块的端口容量和端口密控资源模块、交换网络模块之间的数据和控制信号度逐渐增大,模块间在背板上的连线密度、信号速1December2013Vol.44No.4(serialNo.154)航空电子技术AVIONICSTECHNOLOGY率和连线长度也随之增大。当工作频率达到1Gb/s3高速电路的SI问题分析以上甚至达到6.25Gb/s时,不可避免地对信号完整高速电路中的信号完整性问题不是单一因素性造成严重影响,降低整个系统的可靠性,甚至导造成的,而是由电路板

8、中的多种因素共同导致的。致设计失败。相对传统的平行连接结构,大规模高这些因素主要包括:反射、串扰、衰减、电源稳定速背板采用总线交换拓扑结构可大大缩短连线长性等,会导致诸如时钟误触发、数据误码和电磁干度,以达到降低信号衰减和抖动的目的,更好地保扰等问题。持信号传输的完整性。同时,提高背板的有效利用3.1反射面积,增加单

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。