宽带锁相频率合成器设计

宽带锁相频率合成器设计

ID:46637836

大小:658.67 KB

页数:3页

时间:2019-11-26

宽带锁相频率合成器设计_第1页
宽带锁相频率合成器设计_第2页
宽带锁相频率合成器设计_第3页
资源描述:

《宽带锁相频率合成器设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、54航天电子对抗第30卷第5期宽带锁相频率合成器设计*张子轩,彭浩,汤佶凡(电子科技大学,四川成都611731)摘要:介绍了一种应用于末制导雷达的宽带锁相频率合成器的设计方法。分析了方案的选择以及系统的相位噪声指标,详细介绍了锁相频率合成芯片的特性以及环路滤波器的设计方法,并进行了参数计算和仿真分析。最后给出了电路实物和测试结果,测试结果符合系统指标。该频率合成器具有输出频带宽,相位噪声低,杂散小的特点。关键词:宽带频率合成器;锁相环;相位噪声;杂散中图分类号:TN74文献标识码:ADesignofbroad—bandPLLftequencysynth

2、esizerZhangZixuan,PengHao,TangJifan(UniversityofElectronicScienceandTechn0109yofChina,Chengdu61731,Sichuan,China)Abstract:ThedesignofbroadbandPLLfrequencysynthesizerusedinterminalguidanceradarisintroduced.First,thedesignselectionsandthesystemphasenoiseparameterareanalyzed.Thenth

3、echaracteristicsofPLLsynthesizerchipandthedesignmethodof100pfilteraredescribed,andtheparametercalculationandsimulationanalysisisgiyen.Finally,thetestresultmeetsthesystemparameter.Suchfrequencysynthesizerhastheadvantagesofwideoutputbandwidth,lowphasenoiseandlowspurious.Keywords:b

4、roadbandfrequencysynthesizer;PLL;phasenoise;spuriousO引言1频率合成方案的分析频率合成器是现代电子系统的重要组成部分,被人们称为电子系统的“心脏”。在通信、雷达和导航等设备中,频率合成器既为通信发射端中的调制器提供载频信号,又为通信接收端的混频器提供本振信号;在电子对抗设备中,它可以作为干扰信号发生器。频率合成器的性能直接影响整个通信系统或者雷达系统的整体性能,系统对频率源的性能如输出频率带宽、相位噪声、杂散抑制、频率步进等有着越来越高的要求。通常频率合成分为锁相环频率合成(PLL)和直接数字合成(D

5、DS)两种。其中锁相环电路输出频率高、相位噪声好,其缺点是频率分辨率低、频率跳变时间较长。而DDS有极好的频率分辨率、高速的频率切换时间、很好的相位噪声,但它输出频率较低、杂散信号较多。*基金项目:2014年度中国博士后科学基金(2014M552337)。收稿日期:2014—06—23;2014—08—25修回。作者简介:张子轩(1990一),男,硕士,主要从事微波频率源研究。本文设计的频率合成器给某末制导雷达提供本振信号源。其主要技术指标要求为:输出频率范围4.3~7.8GHz;频率步进10MHz;相位噪声优于一80dBc/Hz@100kHz,杂散优

6、于一60dBc。1.1设计分析及器件选择系统输出频率要求达到了最高7.8GHz,且带宽达到了3.5GHz。当前主流DDS芯片输出频率均在1GHz以下。如果采用DDS频率合成技术则需要经过多次倍频才能达到输出的频率波段和频率带宽,多级倍频电路大大增加了电路的复杂性,倍频过程也会产生更多难以处理的杂散信号。故本文采用锁相环频率合成技术来实现宽带频率源的设计。锁相环的原理框图如图1所示。利用高稳定度低噪声的晶振作为参考信号,参考信号经参考分频器R分频后进入鉴相器中作为一路鉴相信号厂,,压控振荡器(VCO)输出的信号经N分频后送入鉴相器中作为另一路鉴相信号,。

7、。鉴相器的输出反映两路鉴相信号相位误差特性的电流序列脉冲信号,该信号经过环路滤波器后作为压控振荡器的调谐电压输入,控制压2014(5)张子轩,等:宽带锁相频率合成器设计55控振荡器输出相应的频率信号,该频率信号经过锁相环路的闭环控制后,频率锁定,经过滤波放大电路得到最终频率输出。锁相环输出信号频率:厂ouT—N^,只要改变分频比N,即可输出不同频率。图1锁相环原理框图由于输出频率范围大,芯片需选择该频段的宽带锁相频率合成芯片和宽带VC0芯片。锁相频率合成芯片选择ADI公司的ADF41020,其RF输入端频率范围4~18GHz。VCO采用Hittite公

8、司的宽带VCO芯片HMC586,频率范围4~8GHz。晶振采用100MHz高稳定低噪声晶振。1

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。