《VHDL语言基础》PPT课件

《VHDL语言基础》PPT课件

ID:46949798

大小:1.64 MB

页数:33页

时间:2019-12-01

《VHDL语言基础》PPT课件_第1页
《VHDL语言基础》PPT课件_第2页
《VHDL语言基础》PPT课件_第3页
《VHDL语言基础》PPT课件_第4页
《VHDL语言基础》PPT课件_第5页
资源描述:

《《VHDL语言基础》PPT课件》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、VHDL硬件描述语言电子科学与技术系程鸿亮第1章VHDL语言基础1.1概述硬件描述语言(HardwareDescriptionLanguage,HDL),顾名思义,是电子系统硬件行为描述、结构描述、数据流描述的语言。利用硬件描述语言可以进行数字电子系统的设计图纸电路表示方法文本(HDL)行为数据流结构抽象方向综合方向概述可编程器件设计中的HDL可编程器件(CPLD/FPGA)FPGA四大厂商:XilinxAlteraMicrosemi(收购了Actel)Lattice程序设计综合仿真验证下载熔丝EPR

2、OM器件配置主要的硬件描述语言美国国防部电子系统项目有众多的承包公司。由于各公司技术路线不一致,许多产品不兼容,他们使用各自的设计语言,造成了信息交换困难和维护困难。国防部为他们的超高速集成电路提供一种硬件描述语言,要求各公司的合同都用它来描述,以避免产生歧义。VHDL语言的英文全名是VeryHighSpeedIntegratedCircuitHardwareDescriptionLanguage即超高速集成电路硬件描述语言。设计开发主要的硬件描述语言Candence公司是一家著名的EDA公司该公司的

3、VerilogHDL于1983年由GateWayDesignAutomatic公司的PhilMoorby首创。他在1984~1985年间成功设计了Verilog-XL仿真器,于1986年提出了快速门级仿真的XL算法,使VerilogHDL语言变得更加丰富和完善,从而受到了EDA工具设计公司的青睐。1989年Candence公司购买了GDA公司,VerilogHDL语言从此变为Candece公司的“财产”,成为该公司的EDA设计环境上的硬件描述语言。经过该公司的努力,VerilogHDL于1995年成为

4、IEEE标准,即VerilogHDL1364-1995。VHDLVerilogHDL当今使用最多的两大HDL开发环境(硬件)针对本课程所开设的FPGA开发实验,面向FPGA芯片进行数字电路设计。开发环境(软件)QuartusII1.2VHDL程序结构VHDL程序包含实体(Entity)、结构体(Architecture)2个部分。实体是一个VHDL程序的基本单元,由实体说明和结构体两部分组成。实体说明用于描述设计系统的外部接口信号;结构体用于描述系统的行为、系统数据的流程或者系统组织结构形式。libr

5、arypackageentitydeclarationarchitectur0architectur1architecturnconfiguration库库用于存放已编译的实体、构造体、包集合、配置。库有两种:一种是用户自行生成的IP库,有些集成电路设计中心开发了大量的工程软件,有不少好的设计范例,可以重复引用,所以用户自行建库是专业EDA公司的重要任务之一。另一种是PLD,ASIC芯片制造商提供的库。比如常用的74系列芯片,RAM,ROM控制器,Counter计数器等标准模块。librarypack

6、ageentitydeclarationarchitectur0architectur1architecturnconfiguration包包集合存放各设计模块能共享的数据类型、常数、子程序等。librarypackageentitydeclarationarchitectur0architectur1architecturnconfiguration配置配置用于从库中选取所需单元来组成系统设计的不同规格的不同版本,使被设计系统的功能发生变化。librarypackageentitydeclarati

7、onarchitectur0architectur1architecturnconfiguration1.3VHDL程序的实体设计实体是VHDL程序的基本单元,是最重要的电子系统抽象。它可以代表整个电子系统、一块电路板或一枚芯片,简单的可以是一个与门电路(ANDGate),复杂的可以是一个微处理器或一个数字电子系统。一个实体由实体说明和结构体说明两部分组成。libraryieee;useieee.std_logic_1164.all;entityramisport(data:inoutstd_logi

8、c_vector(7downto0);addr:instd_logic_vector(15downto0);clk:instd_logic;rd_n:instd_logic;wr_n:instd_logic;cs_n:instd_logic);endentityram;architectureoneoframisbegin.........endarchitectureone;对应的电路接口演示操作例1-1计数器程序结构LIBRARYIEEE;USEie

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。