CRC16、扰码、解扰码器并行方案原理和VerilogHDL程序设计

《CRC16、扰码、解扰码器并行方案原理和VerilogHDL程序设计》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、课程设计课程名称现代通信原理与技术课程设计题目名称CRC16、扰码/解扰码器并行方案原理和VerilogHDL程序设计2013年10月25日目录->CRC16并行算法原理二、CRC16并行算法的VerilogHDL程序设计三、扰码/解扰码器并行算法原理扰码/解扰码器并行算法的VerilogHDL程序设计->CRC16并行算法原理二、CRC16并行算法的VerilogHDL程序设计三、扰码/解扰码器并行算法原理扰码/解扰码器并行算法的VerilogHDL程序设计五、参考文献、CRC16并行算法原理1、CRC编码原理在数字通信中，口J能会因为各种原因导致数据在传输过程中或

2、接收时发生错误，为了保证数据传输的可靠性和数据校验的高效性，常常釆用一些差错控制方法。兀余校验(CRC)就是--种被广泛采用的差错控制方法和数据编码方法。它具有编码和解码方法简单，剪错和纠错能力强等特点，能有效地对数据进行编码，并可以显著的提高系统的剪错能力，从血保证数据的可靠性和止确性，因此在大多数的以太网协议中都采用了CRC的校验来进行差错控制。CRC主要有两种，即非标准的由用户定义的CRC的生成多项式和国际标准化组织规定的标准的生成多项式。其中第二中应用广泛，国际标准化组织规定的几种主要常见的CRC如表所示。名称多项式简记应用CRC-140x13ITUG.704

3、CRC-I6x,6+x'W+l0x18005BMSDLCCRCCCITT严0x11021ISOHDLC、ITUX.25CRC-32+严+」+丁+2+,+,十］0X104CHDB7ZIP、RAR、IEEE802LAN,TDDRPPP-FCSCRC编码是根据CRC检验原理得出的一种编码方法，其基木思想是：利用线性编码理论,在发送方向根据要传输的K位二进制序列，以一定的规则产牛r位校验用的监督吗(CRC码,并附在信息位Z后，构成一个新的二进制代码序列共n二k+r位。在接收方，则根据信息码和CRC码之间的规则进行校验，以确定传输中是否出现错谋。对一个数据进行编码，就是原始数据

4、通过某种算法，得到一个新的数据。而这个新的数据与原始数据有着固定的内在联系。通过把原始数据和新的数据组合在一起形成新的数据,因此这个数据具育自我校验的能力。将原始数据表示为P(x),它是一个n阶多项式表示为;卩⑴=Uh+^-2^2+…+g+兔式子中，为数据位；x为伪变量，用*扌指明各位间的排列位置。在对这个数据进行编码的时，CRC牛成多项式G(x),并在带编码的二进制多项式P(x)的末尾添加r个0,这样对应的二进制多项式升幕为o再用生成多项式G(x)去除兀中仗)，求得余数为r-l阶的二迓制多项式R(x)。R(x)即为所求的CRC校验码多项式。最后川£於)以模2的方法减

5、去R(x),则对应的二进制序列就是包含了CRC校验码的待发送字符串，也就是编码后的数据。xrP(x)虱)xrP(x)-R(x)=G(x)Q(x)=T(x)式中:Q(x)是商多项式;R(x)是余数多项式；T(x)是编码后的数据。2、CRC_16并行算法原理在利用CRC.16申行编码电路对输入进行编码时，它的输入数据是串行输入的，因此数据传输效率低，它的运算速度的提高完全依赖于系统时钟频率的提高，不能满足现在的低功耗下的数据快速传输，如果将数据进行并行处理，就可以在较低的时钟频率下快速的处理数据，因此，本次设计采用并行的CRCJ6。最常见的CRC校验码电路采川的是线性反馈

6、寄存器LFSR实现，对于CRC.16,其生成多项式为+*+1，所以对应的系数0—16为：:1010000000000011,11J此可以得到CRC_16编码电路结构图，如图所示。D=[DODI从图中可以看出，各位移位寄存器当前存储的数据为CRC余数值，16个D触发器输出从右至左依次为D15.D14.…、D0。输入的信息码元为I。令D15]:表示编码以为寄存器当前所处的状态，l=[io11...17]表示第1至第8个吋钟的信息码元输入，向量DV…D15・]T表示编码器的下一个状态，D(8)表示第8个时钟周期后CRC编码器中移位寄存器所处的状态，则设计8bit并行的CRC

7、逻辑编码器就是找出函数关系d(b)=f(d,D。第1个时钟周期后的编码寄存器状态为：D=

8、DODI・・•D15]tDJ[D(rDI，・・・D15『DO-D15+IODP-DOD2JD15+D1+I0D3-D2DW=D13D15JD15+D14+IO可以将以上表达式组成矩阵乘法，有：D^T-EKS10其屮，「0•••・・・11・・■・・・001・・・1001・・・00■••••••…11■s=[io1oooooooooooaif第2个时钟周期后的编码寄存器状态为：D(2)=T・D'+S-I1=T(T・D+S・10片S・I1=T2»T・S4O+SI1以此