欢迎来到天天文库
浏览记录
ID:47467303
大小:81.50 KB
页数:6页
时间:2020-01-11
《超大规模集成电路设计导论考试题及答案》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库。
1、1、MOS集成电路的加工包括哪些基本工艺?各有哪些方法和工序?答:(1)热氧化工艺:包括干氧化法和湿氧化法; (2)扩散工艺:包括扩散法和离子注入法; (3)淀积工艺:化学淀积方法:1外延生长法;2热CVD法;3等离子CVD法; 物理淀积方法:1溅射法;2真空蒸发法 (4)光刻工艺:工序包括:1涂光刻胶;2预烘干;3掩膜对准;4曝光;5显影;6后烘干;7腐蚀;8去胶。2、简述光刻工艺过程及作用。答:(1)涂光刻胶:为了增加光刻胶和硅片之间的粘附性,防止显影
2、时光刻胶的脱落,以及防止湿法腐蚀产生侧向腐蚀; (2)预烘干:以便除去光刻胶中的溶剂; (3)掩膜对准:以保证掩模板上的图形与硅片上已加工的各层图形套准; (4)曝光:使光刻胶获得与掩模图形相同的感光图片; (5)显影:将曝光后的硅片浸泡在显影液中,使正光刻胶的曝光部分和负光刻胶的未曝光部分被溶解掉; (6)后烘干:使残留在光刻胶中的有机溶剂完全挥发掉,提高光刻胶和硅片的粘接性及光刻胶的耐腐蚀性; (7)腐蚀:以复制在光刻胶上图形作为掩膜,对下层材料进行腐蚀,将图形复制
3、到下层材料中; (8)去胶:除去光刻胶。3、说明MOS晶体管的工作原理答:MOS晶体管有四种工作状态: (1)截止状态:即源漏之间不加电压时,沟道各电场强度相等,沟道厚度均匀,S、D之间没有电流Ids=0; (2)线性工作状态:漏源之间加电压Vds时,漏端接正,源端接负,沟道厚度不再均匀,在D端电位升为Vd,栅漏极电位差为Vgs-Vtn,电场强度变弱,反型层变薄,并在沟道上产生由D到S的电场Eds,使得多数载流子由S端流向D端形成电流Ids,它与Vds变化呈线性关系: Ids=βn[(Vgs-Vt
4、n)-Vds/2]Vds (3)饱和工作状态:Vs继续增大到Vgs-Vtn时,D端栅极与衬底不足以形成反型层,出现沟道夹断,电子运动到夹断点Vgs-Vds=Vtn时,便进入耗尽区,在漂移作用下,电子被漏极高电位吸引过去,便形成饱和电流,沟道夹断后,(Vgs-Vtn)不变,Ids也不变,即MOS工作进入饱和状态,Ids=Vgs-Vtn/Rc (4)击穿状态:当Vds增加到一定极限时,由于电压过高,晶体管D端得PN结发生雪崩击穿,电流急剧增加,晶体管不能正常工作。4、MOS反相器有哪些种类?说明每种反相器的特性。答:(1)
5、电阻负载反相器(E/R):该电路在集成电路中很少用,在分离原件中常用; (2)增强型负载反相器(E/E):这种反相器的漏端始终处于夹断状态; (3)耗尽型负载反相器(E/D):有较高的输出电平和较快的上升速度,其翻转时间短,电路工作速度快,是目前最常用的反相器; (4)CMOS反相器:1静态功耗低;2抗干扰能力强;3电源利用率低;4输入阻抗多,负载能力强。5、简述Latch-up效应的产生原理及防治办法答:产生原理:用CMOS晶体管的说明闸流效应 (1)在P阱内有一个纵向的NPN管,在P阱外有一个横向的NPN管,两个晶
6、体管的集电极各驱动另一个晶体管的基极,构成正反馈回路; (2)P阱中纵向NPN管的电流放大倍数约为50到几百,P阱外的横向PNP管的电流放大倍数约为0.5到10; (3)Rw和Rs为基极的寄生电阻,阱电阻Rw的典型值为1K--10K欧姆,衬底电阻Rs的典型值为500--700欧姆。如果两个晶体管的电流放大倍数和基极寄生电阻Rw、Rs值太大,在外部噪声的影响下,很容易使输出端Vo瞬间置于Vss之下约为0.7V,使得N+漏区(也有可能是N+]源区)向P阱注入电子,这股电子流使PNP和NPN管的正反馈增强,电流一直增强,将产生很大的破坏性,而且
7、在去除干扰后,闸流电流也不会消除,即产生闸流效应,而且若输出端Vo置于Vdd上方,也能引P+漏极的空穴注入而引发闸流效应。 防止办法:(1)减小寄生晶体管的电流增益(2)采用伪收集极(3)采用保护环(4)加衬底6、如何定义晶体管的串并联等效因子?答(1)串联:如图示是两个晶体管串联及其等效电路,设两个管子的开启电压Vt相同,且都工作在线性区根据电流公式有:Ids1=β1[(Vg-Vt-Vm)2-(Vg-Vt-Vd)2] (1)Ids2=β2[(Vg-Vt-Vs)2-(Vg-Vt-Vm)2] 因为 Ids1=Ids2 所
8、以(Vg-Vt-Vm)2=β2/(β1+β2)[(Vg-Vt-Vs)2-(Vg-Vt-Vd)2] 代入(1)得 Ids=β1β2/(β1+β2)[(Vg-Vt-Vs)2-(Vg
此文档下载收益归作者所有