资源描述：
《计算机组成原理课后习题答案(5-8)(白中英)》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。
1、计算机组成原理课后习题答案第五章1.IR、AR、DR、AC2.STAR1，(R2)PC0,G,ARiR/=RDR0,G,ARiR20,G,ARiR10,G,DRiR/=WPC->ARM->DRDR->IRR2->ARR1->DRDR->M3.LDA(R3),R0R30,G,ARiR/=RDR0,G,R0iPC->ARM->DRDR->IRR3->ARM->DRDR->R019计算机组成原理课后习题答案4.5.节拍脉冲T1，T2，T3的宽度实际上等于时钟脉冲的周期或是它的倍数。此处T1=T2=200ns,T3=400ns，所以主脉冲源的
2、频率应为。为了消除节拍脉冲上的毛刺，环形脉冲发生器采用移位寄存器形式。图中画出了题目要求的逻辑电路图与时序信号关系图。根据时序信号关系，T1，T2，T3三个节拍脉冲的逻辑表达式如下：T1用与门实现，T2和T3则用C2的端和C1的Q端加非门实现，其目的在于保持信号输出时延时间的一致性并与环形脉冲发生器隔离。19计算机组成原理课后习题答案6.7.M=GS3=H+D+FS2=A+B+H+D+E+F+GS1=A+B+F+GC=H+D+Ey+Fy+Gφ8.经分析，（d,i,j）和（e,f,19计算机组成原理课后习题答案h）可分别组成两个小组或两
3、个字段，然后进行译码，可得六个微命令信号，剩下的a,b,c,g四个微命令信号可进行直接控制，其整个控制字段组成如下：9.P1=1，按IR6、IR5转移P2=1，按进位C转移10.(1)将C，D两个暂存器直接接到ALU的A，B两个输入端上。与此同时，除C，D外，其余7个寄存器都双向接到单总线上。(2)19计算机组成原理课后习题答案11.(1)假设判别测试字段中每一位作为一个判别标志，那么由于有4个转移条件，故该字段为4位。下地址字段为9位，因为控存容量为512单元。微命令字段则是（48-4-9）=35位。(2)对应上述微指令格式的微程序
4、控制器逻辑框图如图所示。其中微地址寄存器对应下地址字，P字段即为判别测试字段，控制字段即为微命令字段，后两部分组成微指令寄存器。地址转移逻辑的输入是指令寄存器的OP码、各种状态条件以及判别测试字段所给的判别标志（某一位为1），其输出修改微地址寄存器的适当位数，从而实现微程序的分支转移。就是说，此处微指令的后继地址采用断定方式。19计算机组成原理课后习题答案12.(1)流水线的操作周期应按各步操作的最大时间来考虑，即流水线时钟周期性(2)遇到数据相关时，就停顿第2条指令的执行，直到前面指令的结果已经产生，因此至少需要延迟2个时钟周期。(
5、3)如果在硬件设计上加以改进，如采用专用通路技术，就可使流水线不发生停顿。13.(1)(2)(3)14.19计算机组成原理课后习题答案如上两图所示，执行相同的指令，在8个单位时间内，流水计算机完成5条指令，而非流水计算机只完成2条，显然，流水计算机比非流水计算机有更高的吞吐量。15.证：设n条指令，K级流水，每次流水时间τ则用流水实现Tp=Kτ+(n-1)τ非流水实现Ts=Kτnn->∞时，n=1时，，则可见n>1时Ts>Tp，故流水线有更高吞吐量16.(1)写后读RAW(2)读后写WAR(3)写后写WAW17.(1)19计算机组成原
6、理课后习题答案(2)19计算机组成原理课后习题答案第六章1.单总线结构：它是一组总线连接整个计算机系统的各大功能部件，各大部件之间的所有的信息传送都通过这组总线。其结构如图所示。单总线的优点是允许I/O设备之间或I/O设备与内存之间直接交换信息，只需CPU分配总线使用权，不需要CPU干预信息的交换。所以总线资源是由各大功能部件分时共享的。单总线的缺点是由于全部系统部件都连接在一组总线上，所以总线的负载很重，可能使其吞量达到饱和甚至不能胜任的程度。故多为小型机和微型机采用。双总线结构：它有两条总线，一条是内存总线，用于CPU、内存和通道
7、之间进行数据传送；另一条是I/O总线，用于多个外围设备与通道之间进行数据传送。其结构如图所示。双总线结构中，通道是计算机系统中的一个独立部件，使CPU的效率大为提高，并可以实现形式多样而更为复杂的数据传送。双总线的优点是以增加通道这一设备为代价的，通道实际上是一台具有特殊功能的处理器，所以双总线通常在大、中型计算机中采用。19计算机组成原理课后习题答案三总线结构：即在计算机系统各部件之间采用三条各自独立的总线来构成信息通路。这三条总线是：内存总线，输入/输出（I/O）总线和直接内存访问（DMA）总线，如图所示。内存总线用于CPU和内存
8、之间传送地址、数据的控制信息；I/O总线供CPU和各类外设之间通讯用；DMA总线使内存和高速外设之间直接传送数据。一般来说，在三总线系统中，任一时刻只使用一种总线；但若使用多入口存储器，内存总线可与DMA总线同时工作，此
