简易数字时钟hyc

简易数字时钟hyc

ID:47620514

大小:474.50 KB

页数:24页

时间:2019-10-13

简易数字时钟hyc_第1页
简易数字时钟hyc_第2页
简易数字时钟hyc_第3页
简易数字时钟hyc_第4页
简易数字时钟hyc_第5页
资源描述:

《简易数字时钟hyc》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、简易数字时钟郑州轻工业学院电子技术课程设计题目:简易数字时钟学生姓名:专业班级:学号:院(系):电气信息工程学院指导教师:完成时间:2017年12月31日简易数字时钟课程设计(论文)任务书题目简易数字时钟专业自动化15-01学号姓名主要内容、基本要求、主要参考资料等:主要内容1.阅读相关科技文献。2.学习protel软件的使用。3.学会整理和总结设计文档报告。4.学习如何查找器件手册及相关参数。技术要求1.利用市场常见的晶振频率,分频出1HZ的频率。2.电路能够实现时钟的功能,并可以切换12或24小时制。3.电路能够显示时间。主要参考资料1.何小艇,电子系统设计

2、,浙江大学出版社,2001年6月2.姚福安,电子电路设计与实践,山东科学技术出版社,2001年10月3.王澄非,电路与数字逻辑设计实践,东南大学出版社,1999年10月4.李银华,电子线路设计指导,北京航空航天大学出版社,2005年6月5.康华光,电子技术基础,高教出版社,2003完成期限:2017年12月31日指导教师签章:专业负责人签章:2017年12月25日19简易数字时钟目录课程设计(论文)任务书I目录II摘要IV1概述12设计方案22.1555定时器构成的多谐振荡器电路22.2分频电路32.3计数电路42.4译码显示电路72.5校时电路83具体实际电路

3、113.1多谐振荡器113.2分频器123.3计数器123.4译码显示143.5校时电路143.6总电路144结论165总结1719简易数字时钟参考文献18附录一元器件清单19附录二总电路图2019简易数字时钟简易数字时钟摘要本设计主要是基于电子电路的电子时钟的设计,通过proteus进行仿真实验。根据设计要求进行编辑设计电路。本设计主要利用555定时器构成的多谐振荡器来输出一个计时脉冲信号,然后经由分频器进行使分频脉冲信号达到标准的秒脉冲信号,再利用增计数器,构成60、24、12进制计数器,在采用译码器进行译码,并把信号传给八位共阴极数码管进行显示。本设计带有

4、开关校正模式,通过组合逻辑电路对时钟的“秒”、“分”、“时”进行校时,为避免校时中机械开关产生的抖动,所以在校时电路中加入RS锁存器,开关每按压一次,输出信号改变一次。关键词555构成的多谐振荡器分频器计数器译码器数码管19简易数字时钟1概述数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确性和直观性,且无机械装置,具有更更长的使用寿命,因此得到了广泛的使用。数字钟的设计方法有许多种,例如可用中小规模集成电路组成电子钟,也可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成电子钟,还可以利用单片机来实现电子钟等等。这些方法

5、都各有其特点,本设计主要是利用电子器件进行组装设计数字电子钟。设计中的数字电子钟使用555定时器构成多谐振荡器产生计时脉冲信号,通过分频器(74LS90集成芯片)使脉冲信号达到标准的秒脉冲信号即产生频率为1HZ的信号。秒、分、时分别为60、60和24、12进制计数器。秒、分均为六十进制,即显示00~59,它们的个位为十进制,十位为六进制。分秒功能的实现是用两片74LS161组成60进制递增计数器。时为二十四进制和十二进制计数器,二十四进制显示为00~23,当十进位计到2,而个位计到4时清零,就为二十四进制。十二进制显示为00~11,当十进位计到1,而个位计到2时

6、清零,就为十二进制。时功能的实现也是用两片74LS161组成24进制和12进制递增计数器。对计数信号采用74LS48集成芯片实现译码,使用8个共阴极八段数码管显示时,分,秒的计数。通过组合逻辑电路对时钟的“分”,“时”进行校时,为避免校时中机械开关产生的抖动,所以在校时电路中加入延迟消抖电路,开关每按压一次,输出信号改变一次。19简易数字时钟2设计方案1、利用中小规模集成电路进行设计电子钟;2、利用单片机进行设计。本设计是利用中小规模电子器件进行设计,主要分为以下几部分电路(如图1)。图1设计框图2.1555定时器构成的多谐振荡器电路2.1.1电路组成图2555

7、多谐振荡器用555定时器构成的多谐振荡器电路如图2所示:图中电容C、电阻R1和R2作为振荡器的定时元件,决定着输出矩形波正、负脉冲的宽度。定时器的触发输入端(2脚)和阀值输入端(6脚)与电容相连;集电极开路输出端(7脚)接R1、R2相连处,用以控制电容C的充、放电;外界控制输入端(5脚)通过0.01uF电容接地。2.1.2工作原理19简易数字时钟图3555多谐振荡器原理图电路接通电源的瞬间,由于电容C来不及充电,Vc=0v,所以555定时器状态为1,输出Vo为高电平。同时,集电极输出端(7脚)对地断开,电源Vcc对电容C充电,电路进入暂稳态I,此后,电路周而复始

8、地产生周期性的输出脉冲。

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。