《计算机组成原理》典型例题讲解

《计算机组成原理》典型例题讲解

ID:47850053

大小:4.44 MB

页数:13页

时间:2019-11-27

《计算机组成原理》典型例题讲解_第1页
《计算机组成原理》典型例题讲解_第2页
《计算机组成原理》典型例题讲解_第3页
《计算机组成原理》典型例题讲解_第4页
《计算机组成原理》典型例题讲解_第5页
资源描述:

《《计算机组成原理》典型例题讲解》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、分析设计计算:1.CPU结构如图1所示,其中有一个累加寄存器AC,一个状态条件寄存器,各部分之间的连线表示数据通路,箭头表示信息传送方向。(1)标明图中四个寄存器的名称。(2)简述指令从主存取到控制器的数据通路。(3)简述数据在运算器和主存之间进行存/取访问的数据通路。图1解:(1)a为数据缓冲寄存器DR,b为指令寄存器IR,c为主存地址寄存器,d为程序计数器PC。(2)主存M→缓冲寄存器DR→指令寄存器IR→操作控制器。(3)存贮器读:M→缓冲寄存器DR→ALU→AC存贮器写:AC→缓冲寄存器DR→M2.某机器中,配有一个ROM芯片,地址空间0000H—3FFFH。现在再用几

2、个16K×8的芯片构成一个32K×8的RAM区域,使其地址空间为8000H—FFFFH。假设此RAM芯片有/CS和/WE信号控制端。CPU地址总线为A15—A0,数据总线为D7—D0,控制信号为R//W,MREQ(存储器请求),当且仅当MREQ和R//W同时有效时,CPU才能对有存储器进行读(或写)。(1)满足已知条件的存储器,画出地址码方案。(2)画出此CPU与上述ROM芯片和RAM芯片的连接图。解:存储器地址空间分布如图1所示,分三组,每组16K×8位。由此可得存储器方案要点如下:(1)用两片16K*8RAM芯片位进行串联连接,构成32K*8的RAM区域。片内地址:A0——

3、A13,片选地址为:A14——A15;(2)译码使用2:4译码器;(3)用/MREQ作为2:4译码器使能控制端,该信号低电平(有效)时,译码器工作。(1)CPU的R//W信号与RAM的/WE端连接,当R//W=1时存储器执行读操作,当R//W=0时,存储器执行写操作。如图1ROM16K*8空RAM16K*8RAM16K*800003FFF8000FFFF图1CPU与芯片连接如图2:图23.某机器中,已知配有一个地址空间为(0000—1FFF)16的ROM区域,现在用一个SRAM芯片(8K×8位)形成一个16K×16位的ROM区域,起始地址为(2000)16。假设SRAM芯片有/

4、CS和/WE控制端,CPU地址总线A15——A0,数据总线为D15——D0,控制信号为R//W(读/写),/MREQ(当存储器读或写时,该信号指示地址总线上的地址是有效的)。要求:(1)满足已知条件的存储器,画出地址码方案。(2)画出ROM与RAM同CPU连接图。解:存储器地址空间分布如图1所示,分三组,每组8K×16位。由此可得存储器方案要点如下:(1)组内地址:A12——A0(A0为低位);(2)组号译码使用2:4译码器;(3)RAM1,RAM2各用两片SRAM芯片位进行并联连接,其中一片组成高8位,另一片组成低8位。(4)用/MREQ作为2:4译码器使能控制端,该信号低电

5、平(有效)时,译码器工作。(5)CPU的R//W信号与SRAM的/WE端连接,当R//W=1时存储器执行读操作,当R//W=0时,存储器执行写操作。如图2图1图24.参见下图数据通路,画出数据指令“STAR1,(R2)”的指令周期流程图,其含义是将寄存器R1的内容传送至(R2)为地址的存贮单元中。标出各微操作信号序列。解:PC→ARM→DRDR→IRDR→MR1→DRR2→ARPCO,G,ARiR//W=1(读)R1O,G,DRiDRO,G,IRiR2O,G,ARiR//W=0(写)5.用16K×1位的动态RAM芯片构成64K×8位的存储器,要求:(1)画出该存储器组成的逻辑框

6、图(2)设存储器的读写周期均为0.5μs,CPU在1μs内至少要访问内存一次。试问采用那种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少?解:(1)根据题意,存储器总容量为64KB,故地址线总需16位。现使用16K×1位的DRAM芯片,共需32片。芯片本身地址线占14位,所以采用位并联与地址串联相结合的方法来组成整个存储器,其组成逻辑框图如图所示,其中使用一片2:4译码器(2)根据已知条件,CPU在1μs内至少需要访存一次,所以整个存储器的平均读/写周期与单个存储器片的读/写周期相差不多,应采用异步式刷新方式比较合理。DRAM存储

7、器来讲,两次刷新的最大时间间隔是2ms.DRAM芯片读/写周期为0.5μs。假定16K×1位的RAM芯片由128×128矩阵存储元构成,刷新时只对128行进行异步式刷新,则刷新间隔为2ms/128=15.6μs,可取刷新信号周期为15μs.6.某16位机运算器框图如图所示,其中ALU为加法器,SA,SB为锁存器,4个通用寄存器的读/写控制符号如下表所示:(1)请设计微指令格式(具体考虑控制字段,顺序控制字段只画框图)(2)“ADDR0,R1”指令完成(R0)+(R1)àR1的操作,画出微程序

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。