存储器扩展与设计.ppt

存储器扩展与设计.ppt

ID:48034541

大小:997.01 KB

页数:30页

时间:2020-01-11

存储器扩展与设计.ppt_第1页
存储器扩展与设计.ppt_第2页
存储器扩展与设计.ppt_第3页
存储器扩展与设计.ppt_第4页
存储器扩展与设计.ppt_第5页
资源描述:

《存储器扩展与设计.ppt》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、存储器系统的设计所要考虑的问题CPU总线的负载能力CPU的时序和存储器存取速度之间的配合存储芯片的选取及数目片内寻址和片间寻址地址线的分配译码电路的选取(有线性译码、全译码和部分译码方式)数据线、控制线的连接举例说明举例(1)---线性选择方式RAM芯片Intel6264容量为8K×8位,用2片SRAM芯片6264,组成16K×8位的存储器系统。地址选择的方式是将地址总线低13位(A12~A0)并行的与存储器芯片的地址线相连,而CS端与高地址线相连。要求:写出解题步骤和画出系统的电路图。解题步骤进行片内寻址和

2、片间寻址地址线如何分配?用于片间寻址时,地址线如何译码形成片选信号?线形译码方式需要的控制信号的类型及如何与存储器系统中的芯片相连?画出逻辑电路图写出各存储器芯片的地址范围62641#A12~A0CSD7~D062642#A12~A0CSD7~D0A13M/IOA12~A0A12~A0D7~D0D7~D0举例(2)------全译码选作方式假设一个微机系统的RAM容量为4KB,采用1K×8的RAM芯片,安排在64K空间的最低4K位置,A9~A0作为片内寻址,A15~A10译码后作为芯片寻址要求:写出解题步骤和

3、画出系统的电路图。解题步骤存储器芯片数目的确定进行片内寻址和片间寻址地址线如何分配?用于片间寻址时,地址线如何译码?全译码方式需要的控制信号的类型及如何与存储器系统中的芯片相连?画出逻辑电路图写出各存储器芯片的地址范围举例(3)------部分译码选择方式用2K×8的RAM芯片6116和74LS138芯片设计一个8K×8的存储器系统,使其存储器空间在24000H~25FFFH解题步骤74LS138芯片介绍存储器芯片数目的确定进行片内寻址和片间寻址地址线如何分配?用于片间寻址时,地址线如何译码形成片选信号?部分

4、译码方式需要的控制信号的类型及如何与存储器系统中的芯片相连?画出逻辑电路图写出各存储器芯片的地址范围74LS138芯片介绍存储器芯片数目的确定存储器系统的总容量为8K×8,即8K字节每片RAM芯片的容量为2K×8,即2K字节所以:需要芯片总数为_____进行片内寻址和片间寻址地址线的分配由于6116芯片有2K个存储单元,所以需要____根地址线,才能选择其中某一个存储单元选择8086地址总线A0~A19中的低_____地址线进行片内寻址选择8086地址总线A0~A19中的高_____地址线进行片间寻址11A0

5、~A10A11~A19片间寻址地址线的译码1#RAM芯片的片选端2#RAM芯片的片选端3#RAM芯片的片选端4#RAM芯片的片选端采用部分译码方式:每个存储器芯片的地址空间A19A18A17=000时#1:04000H~047FFH#2:04800H~04FFFH#3:05000H~05700H#4:05800H~05FFFHA19A18A17=001时#1:24000H~247FFH#2:24800H~24FFFH#3:25000H~25700H#4:25800H~25FFFH芯片地址有重叠举例(4)要求用

6、4K×8的EPROM芯片2732,8K×8的RAM芯片6264,译码器74LS138构成8K字ROM和8K字RAM的存储器系统。要求:写出解题步骤和画出系统的电路图。解题步骤存储器芯片数目的确定进行片内寻址和片间寻址地址线如何分配?用于片间寻址时,地址线如何译码?偶地址和奇地址存储体的选择需要的控制信号的类型及如何与存储器系统中的芯片相连?画出逻辑电路图写出各存储器芯片的地址范围芯片数目及片内寻址对ROM芯片2732(4K×8),8K字用__片组成;片内用___根地址线_________对RAM芯片6264(

7、8K×8),8K字用__片组成;片内用___根地址线_________A0用来作为奇偶存储体的选择信号,不参与片内寻址!412A1~A12A1~A13213片间寻址地址线的分配74LS138的输入端C、B、A分别连接地址线A16~A14,控制端G1、G2A、G2B分别连接M/IO和A17、A1874LS138译码器输出Y0、Y1完成ROM和RAM芯片的选择由于ROM和RAM芯片容量不同,ROM为4K×8,需要12根地址线,RAM为8K×8,需要13根地址线;因此A13和Y0输出进行二次译码,来选择两组ROM芯

8、片,这样可以保证存储器地址的连续偶地址和奇地址存储体的选择A0和BHE分别选择偶地址和奇地址存储体;若A0=0选中偶地址存储体,即连接到数据总线的低8位;若BHE=0选中奇地址存储体,即连接到数据总线的高8位;若A0和BHE均为0,两个存储体全选中,读/写一个字字、字节读写逻辑BHEA0读/写情况00在偶地址读/写一个字01在奇地址读/写一个字节10在偶地址读/写一个字节11无效奇地址字的读取BHE

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。