IP Core的Block RAM的具体分布.ppt

《IP Core的Block RAM的具体分布.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、基于IPCore的BlockRAM设计7.4基于IPCore的BlockRAM设计本节介绍基于IPCore的BlockRAM设计，由于BlockRAM属于特殊结构，使用Xilinx公司提供的IPCore是比较方便的，而且灵活、高效、不容易出错（IPCore的使用请见3.1.4节）。7.4.1双端口块RAM（Dual-PortBlockRAM）双端口RAM的特性Virtex、Virtex-E、Virtex-II、Virtex-IIPro、Spartan、Spartan-II、Spartan-IIE和Sp

2、artan-3系列的FPGA都嵌入了BlockRAM。支持所有3种Virtex-II写模式:Read-After-Write、Read-Before-Write和No-Read-On-Write（只适用于Virtex-II和Spartan-3）支持RAM和ROM功能。支持1到256BIT的数据端口宽度。根据选择的不同结构，支持1到2M字的存储深度。支持ROM功能，两个端口可以同时对一个地址的数据进行读操作。支持RAM功能，两个端口可以同时对不同的地址进行写操作，或者对同一地址进行读操作。两个端口是完全

3、独立的。支持A、B端口的不对称配置。支持CORE设计或者使用SelectRAM+、SelectRAM-II库原语以求面积优化。支持不同极性的控制信号引脚：时钟（clock）、使能（enable）,写使能（writeenable）和输出初使化（outputinitialization）引脚。结合Xilinx的Smart-IP技术使设计更灵活，最优化实现。2．双端口RAM的功能描述Dual-PortBlockRAM是由一块或多块叫做Select-RAM+™的4Kb存储块组成的。Virtex-II和Spar

4、tan-3系列的Dual-PortBlockRAM是由一块或多块16Kb存储块（SelectRAM-II™）组成的，能构成更宽或者更深的存储器设计。Select-RAM+™和SelectRAM-II™都是真正的双端口RAM，为Spartan-II和Virtex系列家族的芯片提供快速、离散的而且足够大的块RAM。因为Spartan-II和Virtex都使用4Kb的Select-RAM+™存储块，所以任何涉及到Virtex能实现的RAM，都可以在Spartan-II、Virtex-E、Virtex-II、

5、Virtex-IIPro、Spartan-IIE系列中实现。每个存储器含有两个完全独立的端口A和B，两个端口享有同时访问存储器中同一地址的能力，存储器的深度和宽度由使用者自己定义。两个端口在功能上是完全一样，都可以对存储器进行读写操作。两个端口可以同时对存储器的同一地址进行读操作，如果对同一地址进行操作，一个端口读，一个端口写，那么写操作成功，而读出的数据是无效的。根据使用者的定义，可以配置端口A和端口B的数据宽度和地址宽度。当两个端口被禁用时（ENA和ENB无效），存储器中的数据和输出端口将保持不变

6、。当两个端口可用时（ENA和ENB有效），对存储器的所有操作将在输入时钟的边沿触发。进行写操作时（WEA或WEB有效），相应数据端口的数据将写入地址端口所指定的存储地址中。在这个操作中，Spartan-II/Virtex和Virtex-II系列的块RAM的输出端口的动作并不相同。Virtex-II和Spartan-3系列的块RAM的输出端口的具体实现要根据“写模式”的设置而定。Virtex-II和Spartan-3系列的块RAM支持3种“写模式”，每种模式决定了输出端口在写操作发生后将如何作出反应。S

7、partan-II和Virtex系列的块RAM只支持一种“写模式”：Read-After-Write。这种写模式使写入的数据在写操作后呈现在输出端口。在读操作时，地址输入端口指定的地址上的数据在输出端口输出。当同步初始化（SynchronousInitialization(SINITA或SINITB)）有效时，有锁存器的输出端口将被同步初始化，Spartan-II和Virtex系列将被初始化为0，Virtex-II系列将被初始化为使用者事先定义的数据。同步初始化操作并不影响存储器中的数据，也不会与写操

8、作发生冲突。使能，写使能和同步初始化可以被定义为高电平有效或者低电平有效。3．双端口RAM的引脚双端口RAM的Core引脚如图7.4.1所示。图7.4.1双端口RAM的引脚双端口RAM的Core引脚的具体含义列表于表7.4.1。端口名称端口方向功能描述DIN[A

9、B]可选输入数据输入：数据从此端口写入存储器。ADDR[A

10、B]输入地址输入：写或者读操作的地址由此端口输入。WE[A

11、B]可选输入写使能控制信号：控制数据写入存储器。EN[