数电-组合逻辑电路(二).ppt

《数电-组合逻辑电路(二).ppt》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、习题讲解：P210-4.3全加器习题讲解：P210-4.5习题讲解：P210-4.6第四章组合逻辑电路(二)内容提要：本章重点介绍组合逻辑电路的特点、分析与设计。在此基础上，介绍常用的集成组合逻辑电路,包括如编码器、译码器、数据选择器等，了解其电路的逻辑功能、输出输入的逻辑关系、利用它们实现逻辑功能。最后介绍组合逻辑电路上存在地竞争－冒险现象，产生的原因及消除的方法。4.3若干常用的组合逻辑电路4.3.2译码器译码器就是将每个输入的二进制代码译成对应的输出高、低电平信号，和编码器逆过程。常用的译

2、码器分为二进制译码器、二－十进制译码器和显示译码器。一、二进制译码器1、基本原理即将N位二进制代码译成2N个高低电平信号，称为N线－2N线译码器。如N＝3,则可译2N＝8个高低电平信号，称为3线－8线译码器。4.3若干常用的组合逻辑电路其真值表如右表各输出端逻辑式为输入输出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y000000000001001000000100100000010001100001000100000100001010010000011001000000111100000004.3

3、若干常用的组合逻辑电路2、二极管与门阵列构成的3位二进制译码器二极管构成的译码器优点是电路比较简单。缺点是电路的输入电阻低输出电阻高。另外存在输出电平移动问题。通常用在中大规模的集成电路中。4.3若干常用的组合逻辑电路3.中规模集成译码74HC13874HC138是由CMOS门构成的3线－8线译码器，其逻辑图如图所示：4.3若干常用的组合逻辑电路其逻辑功能表为4.3若干常用的组合逻辑电路由分析可知，输出端的逻辑式是以输入的三个变量最小项取反的形式，故这种译码器也叫最小项译码器。4.3若干常用的组

4、合逻辑电路例3.3.2试用两片3线－8线译码器74HC138组成4线－16线译码器，将输出的4位二进制代码D3D2D1D0译成16个独立的低电平信号Z0～Z15。解：由于74HC138为3线－8线译码器，要构成4线－16线译码器，需要4个输入地址线，故要除了74HC138的3个输入端外，还要利用附加控制端，根据74HC138功能表,利用S1和S2及S34.3若干常用的组合逻辑电路4.3若干常用的组合逻辑电路4.3.3数据选择器一、数据选择器的工作原理数据选择其就是在数字信号的传输过程中

5、，从一组数据中选出某一个来送到输出端，也叫多路开关现以双4选1数据选择器74HC153为例说明数据选择器的工作原理。其内部电路如右图所示：4.3.3数据选择器4.3.3数据选择器例4.3.4试用双4选1数据选择器74HC153组成8选1数据选择器。解：“四选一”只有2位地址输入，从四个输入中选中一个；“八选一”的八个数据需要3位地址代码指定其中任何一个，故利用S做为第3位地址输入端，其实现电路如右图所示：输出端的逻辑式为4.3.3数据选择器解答：例4.3.5试用4选1数据选择器实现交通信号灯监

6、视电路。加法器数值比较器组合逻辑电路中的竞争-冒险现象预习课后习题：P210-4.12、4.15、4.17、4.18