欢迎来到天天文库
浏览记录
ID:48143911
大小:2.41 MB
页数:26页
时间:2020-01-17
《MOS存储器.ppt》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库。
1、MOS存储器一.存储器的分类1.只读存储器ROM(readonlymemory)(1).固定式只读存储器(掩膜编程ROM)(maskprogrammedROM);(2).可编程只读存储PROM(programmedROM);如熔丝型,一旦编程完毕,就不能改.以上两类都是不挥发性的,断电信息不会丢失.2.不挥发性读写存储器NVRWM(non-volatileread-writememory)习惯称为可擦除型ROM.(1)可擦除型EPROM(erasablePROM).紫外光擦除,一次性全部擦除.(2)电可擦除EEPROM(
2、electricallyerasablePROM).浮栅隧道结构,可逐字擦写,速度快,不需从设备上取出.价格较贵.2(3)闪烁型EPROM(flashEEPROM)复栅结构,比EEPROM简单,通常用作可变信息的存储.3.随机存取存储器RAM(randomaccessmemory)挥发性的.(1)静态SRAM:采用双稳态触发器作为存储元件.没有外界触发信号时,不改变状态.只要有电源,信号保持.(2)动态DRAM,利用电容来存储信息,需刷新.优点:存储单元的元件数少,单元面积小,功耗低,适合大规模集成;缺点:需要复杂的刷新
3、电路,对时序有严格要求,速度比静态慢.4.顺序存取存储器SAM(sequentialaccessmemory)非随机存取的,存取次序受到限制:(1)先进先出存储器FIFO(first-infirst-out);(2)后进先出存储器LIFO(last-infirst-out);(3)移位寄存器(shiftregister);(4)按内容存取存储器(contents-addressablememory,CAM).二.存储器的结构如果选择位的信号来自片外或芯片上的其他部分时,会造成无法封装或连线的问题.因此要采用译码的方法来减
4、少地址线的数目.通常存储单元组成阵列形式.地址分为列地址和行地址.行地址是使存储器的一行可以读和写,列地址是从被选择的行中排选出所需要的字.以1M,字长为16为例,设计成1024*1024,一行有64个字(64*16=1024),列地址需要6位,产生16*64条列选择线.行地址为10位,产生1024条行选择线.我们把行选择线成为字线(wordline),把连接输入/输出电路的列选择线称为位线(bitline).列为了缩短存取时间和降低功耗,一般存储单元上的电压摆幅都很小(如0.5v),无法达到外界所需要的正常幅度,所以要
5、加灵敏放大器.更大容量的存储器要分成若干个存储块(BLOCK)组合起来,并额外有块地址来选择其中的某一块.三.MOS动态随机存取存储器1.存储单元的工作原理当W=1时,T导通,可以把数据写入,存在Cs中,或从Cs中读出数据.数据“1”和“0”是以Cs上电荷的多少来辨别的.某行的W=1时,该行的T导通.Cs与B连通,Cs与位线电容CBL是并联关系.(1)读操作在读之前,位线先预充到Vpre(约2.5V).当W=1,T导通.电荷在CBL和Cs之间再分配,从而导致位线电平的变化.CSVVV(VV)BLpreBITpr
6、eCCSBLV:电荷再分配后的位线电压BLV:Cs上的初始电压BITCS:电荷转移比CCSBLCS一般为0.05PFCBL约为1PF,电荷转移比一般在1%-10%之间.△V≈250mv讨论:①△V很小,要有灵敏放大器;②转移比要尽量大,在小面积得到尽可能大的电容是设计关键;③读取过程是“破坏性”的,CS中的电荷量发生了变化,读和刷新要结合在一起.(2)写操作例如写“1”,先选择指定的位线,B=1,然后升高字线使T导通.B对Cs充电,这时会有阈值损失.有效方法是将W自举到大于VDD的值.写“0”的时侯是放电.2.存储单
7、元的结构一般采用三维结构,例如沟槽型,槽壁和槽底都作为电容的极板,Cs↑3.灵敏放大器和伪单元(1)灵敏放大器由交叉耦合的CMOS反相器构成,接在每一列的中间。EQ=1,先将BLL和BLR左右两条位线预充到VDD/2,使触发器处在亚稳点,然后EQ=0.读写时位线上会出现V,当V足够大时,SE=1,灵敏放大器工作,触发器将根据V的情况,进入一个稳定的状态(0或1)。由于是正反馈,转变非常迅速。特点:简单,快速。输入端和输出端是合在一起的,放大后的信号仍作用于位线上,可以对单元进行刷新,这是单管单元动态存储器必需的。(
8、2)伪单元(dummycell)存储单元是单端结构,为了变成双端差分式,要在灵敏放大器的左右两端各增加一个伪单元,与正式单元完全一样。作用:(1)提供参考电压;(2)减少或者补偿各种干扰,防止两侧不相等的电位漂移和时钟脉冲引起的耦合干扰,提高放大器灵敏度。工作原理:EQ=1时,BLL和BLR被预充到VDD/2,同时L
此文档下载收益归作者所有