可编程逻辑器件(PLD).ppt

可编程逻辑器件(PLD).ppt

ID:48195384

大小:601.50 KB

页数:24页

时间:2020-01-15

可编程逻辑器件(PLD).ppt_第1页
可编程逻辑器件(PLD).ppt_第2页
可编程逻辑器件(PLD).ppt_第3页
可编程逻辑器件(PLD).ppt_第4页
可编程逻辑器件(PLD).ppt_第5页
资源描述:

《可编程逻辑器件(PLD).ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第七章可编程逻辑器件(PLD)学习完本章后,应该能做到:阐明可编程逻辑器件PLD的有关概念。简述PAL和GAL器件的结构组成、应用特点及其编程方法。简述EPLD和CPLD器件的结构组成、应用特点及其编程方法。说明ISP—PLD器件的结构组成及应用特点。说明FPGA器件的结构组成及应用特点。第七章可编程逻辑器件(PLD)可编程逻辑器件诞生于70年代。自问世以来,PLD经历了从PROM、PLA、PAL、GAL到FPGA,ispLSI等高密度PLD的发展过程。在此期间,PLD的集成度和工作速度不断提高,功能不断增强,结构更趋

2、合理,使用变得更灵活方便。与小规模通用型集成电路相比,用PLD实现数字系统,有集成度高、速度快、功耗小、可靠性高等优点。第七章可编程逻辑器件(PLD)与大规模专用集成电路相比,用PLD实现数字系统,有研制周期短、先期投资少、无风险、修改逻辑设计方便、小批量生产成本低等优势。可以预见,在不久的将来,PLD将在集成电路市场占统治地位。第七章可编程逻辑器件(PLD)第一节概述一、PLD的基本结构由与门构成的与阵列用来产生乘积项。第七章可编程逻辑器件(PLD)第一节概述一、PLD的基本结构由或门构成的或阵列用来产生乘积项之和的

3、逻辑函数。第七章可编程逻辑器件(PLD)第一节概述一、PLD的基本结构输入缓冲电路可以产生输入变量的原变量和反变量。第七章可编程逻辑器件(PLD)第一节概述一、PLD的基本结构输出结构相对于不同的PLD差异很大,有些是组合逻辑输出结构,有些则是时序逻辑输出结构。第七章可编程逻辑器件(PLD)第一节概述一、PLD的基本结构第七章可编程逻辑器件(PLD)第一节概述二、PLD电路表示法第七章可编程逻辑器件(PLD)第一节概述三、PLD的分类一般说来,PLD器件可以分为以下几类:可编程只读存储器(PROM)可编程逻辑阵列(PL

4、A)可编程阵列逻辑(PAL)通用阵列逻辑(GAL)高密度可编程逻辑器件(CPLD、FPGA)在系统可编程逻辑器件(ISP—PLD)第七章可编程逻辑器件(PLD)第一节概述三、PLD的分类1、按与或阵列可编程性分类与阵列固定、或阵列可编程与阵列和或阵列均可编程与阵列可编程、或阵列固定第七章可编程逻辑器件(PLD)第一节概述三、PLD的分类2、按集成度分类低密度可编程逻辑器件(LDPLD),如PROM、PLA、PAL、GAL等均属LDPLD。高密度可编程逻辑器件(HDPLD),如CPLD、EPLD、FPGA等均属HDPLD

5、。第七章可编程逻辑器件(PLD)第一节概述三、PLD的分类3、按编程工艺分类低熔丝和反熔丝编程器件浮栅编程器件SRAM编程器件在系统可编程器件第七章可编程逻辑器件(PLD)第一节概述三、PLD的分类第七章可编程逻辑器件(PLD)第二节PAL和GAL器件一、PAL器件PAL是70年代末推出的用双极型工艺制造的熔丝编程方式的PLD器件。PAL器件由可编程的与逻辑阵列、不可编程的或逻辑阵列和输出电路组成。第七章可编程逻辑器件(PLD)第二节PAL和GAL器件一、PAL器件第七章可编程逻辑器件(PLD)第二节PAL和GAL器件

6、二、GAL器件GAL器件和PAL器件都是与阵列可编程或阵列固定。但GAL器件的结构、工艺、性能与PAL器件相比有了很大改进。其主要特点为:采用电可擦工艺。擦除和编程都用电完成且可多次改写,使用户可方便地重新配置器件的逻辑功能。编程速度高,只需几秒即可完成。采用高性能EECOMS工艺,不仅功耗低(最大运行功耗为45mA),而且速度快(存取速度为12~25ns)。具有输出逻辑宏单元(OLMC),用户可通过编程选择其组态,大大增加了对各种复杂逻辑设计的灵活性。有加密单元。可有效地防止复制。第七章可编程逻辑器件(PLD)第二节

7、PAL和GAL器件二、GAL器件GAL芯片具有如下所示的内部结构,其中输出单元内含D触发器。第七章可编程逻辑器件(PLD)第二节PAL和GAL器件二、GAL器件GAL16V8的结构有16个具有互补输出的缓冲器,其中8个为输入缓冲器,另外8个为OLMC反馈到输入列线的缓冲器;有8个输出逻辑宏单元OLMC;可编程与阵列有32列64行共2048个编程单元,即隐含了一个2K的EEPROM;第七章可编程逻辑器件(PLD)第二节PAL和GAL器件二、GAL器件GAL16V8的结构有一个时钟端CP和一个三态输出缓冲器的使能控制端O

8、E;电源端接+5V;一个接地端GND。GAL输出通道的五种构型I型结构的特点是:三态门控制端接地,或门输出被阻断,此时外引脚可作输入端使用;O型结构的特点是:三态门控制端高电平,或门输出将立即反映到输出引脚,这是一种典型的组合逻辑电路结构;GAL输出通道的五种构型E型结构的特点是:三态门控制端接一个与门输出端,在逻辑设计时,注意要

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。