超大规模集成电路简介VHDL.ppt

《超大规模集成电路简介VHDL.ppt》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第1章VHDL语言基础1.1VHDL基本概念1.2VHDL程序实体1.3VHDL程序结构体11.1VHDL基本概念1.1.1硬件描述语言1.1.2VHDL程序的实体1.1.3VHDL程序的结构体21.1.1硬件描述语言硬件描述语言（HardwareDescriptionLanguage，HDL）：即可以描述硬件电路的功能、信号连接关系及定时关系的一种语言。目前，VHDL和Verilog已先后成为IEEE标准硬件描述语言。硬件描述语言（HDL）的特点：可以借鉴高级编程语言的功能特性对硬件电路的行为和结构进行高度抽象化和规范化的描述；同时，还可以对硬件电路的设计进行不同层次、不同领域的模拟

2、验证和综合优化等处理，从而使硬件电路的设计达到高度自动化。3硬件描述语言VHDL：VHDL的英文全名是VHSIC(VeryHighSpeedIntegratedCircuits)HardwareDescriptionLanguage，即超高速集成电路硬件描述语言。于1983年由美国国防部提出，由IEEE进一步发展，并在1987年12月作为IEEE-STD-1076标准发布，1993年被更新为IEEE-STD-1164标准，目前已被广泛应用。1995年我国技术监督局制定的《CAD通用技术规范》推荐VHDL作为我国电子设计自动化硬件描述语言的国家标准。至此，VHDL在我国迅速普及，现在已成

3、为从事硬件电路设计开发人员所必须掌握的一门技术。41.1.2HDL语言的种类VerilogHDLVerilogHDL于1983年由GateWayDesignAutomatic公司的PhilMoorby首创。他在1984～1985年间成功设计了Verilog-XL仿真器，于1986年提出了快速门级仿真的XL算法，使VerilogHDL语言变得更加丰富和完善，从而受到了EDA工具设计公司的青睐。1989年Candence公司购买了GDA公司，VerilogHDL语言从此变为Candence公司的“财产”，成为该公司的EDA设计环境上的硬件描述语言。经过该公司的努力，VerilogHDL于1

4、995年成为IEEE标准，即VerilogHDL1364-1995。5BLMMenterGraphics公司是一家著名的EAD工具开发公司，它的EDA设计工具在综合、仿真、验证等方面都有独到之处。Menter公司的硬件描述语言BLM由PASCAL语言发展而来。BLM硬件描述语言还未成为IEEE标准。AHDL语言具有C语言设计风格，好学好用，再加上ALTERA公司的大力推广，使它得到了众多用户的使用。只有VHDL语言和Verilog-HDL语言成为IEEE标准语言。61.2VHDL程序的实体1.2.1VHDL程序基本结构例1一个2输入的与门的逻辑描述LIBRARYieee;--库说明语句

5、USEieee.std_logic_1164.ALL;--程序包说明语句ENTITYand2ISPORT(a,b:INSTD_LOGIC;y:OUTSTD_LOGIC);ENDand2;ARCHITECTUREand2xOFand2ISBEGINy<=aANDb;ENDand2x;实体部分结构体部分7VHDL设计文件的两个基本组成部分实体（Entity）结构体（Architecture）配置（Configuration）包集合（Package）库（Library）一个完整的VHDL程序库用于存放已编译的实体、结构体、包集合和配置1.2.1VHDL程序基本结构实体部分描述设计系统的外部接

6、口信号（即输入/输出信号）结构体用于描述系统的内部电路配置用于从库中选取所需元件安装到设计单元的实体中包集合存放各设计模块能共享的数据类型、常数、子程序等8一个电路系统的程序设计只有一个实体，可以有多个结构体。一个设计实体至少包含一个结构体或多个结构体,构成一个电子系统。91.2.2实体的组成（ENTITY）实体的一般格式为：ENTITY实体名IS[类属参数说明]；[端口说明]；END；ENTITY、IS、END是VHDL的关键字（保留字）。实体中的每一个I/O信号被称为端口，其功能对应于电路图符号的一个引脚。端口说明则是对一个实体的一组端口的定义，即对基本设计实体与外部接口的描述。端

7、口是设计实体和外部环境动态通信的通道。ayand2b类属参数说明是可选部分。如果需要，可使用以“GENERIC”语句来指定该设计单元的类属参数（如延时、功耗等）。实体名、端口名等均应为符合VHDL命名规则的标识符。10例1-2：八位加法器实体说明程序ENTITYadd8ISPORT(a,b:INSTD_LOGIC_VECTOR(7downto0);Ci:INSTD_LOGIC;Sum:OUTSTD_LOGIC_VECTOR(7downto0);