实验二-数字基带信号.doc

《实验二-数字基带信号.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、实验二数字基带信号一、实验目的1、了解单极性码、双极性码、归零码、不归零码等基带信号波形特点。2、掌握AMI、HDB3码的编码规则。二、实验内容1、用示波器观察单极性非归零码（NRZ）、传号交替反转码（AMI）、三阶高密度双极性码（HDB3）、整流后的AMI码及整流后的HDB3码。2、用示波器观察从HDB3码中和从AMI码中提取位同步信号的电路中有关波形。3、用示波器观察HDB3、AMI译码输出波形。三、基本原理本实验使用数字信源模块和HDB3编译码模块。1、数字信源本模块是整个实验系统的发终端，模块内部只使用+5V电压，其原理方框图如图1-1所示，电原理图如图1-

2、3所示（见附录）。本单元产生NRZ信号，信号码速率约为170.5KB，帧结构如图1-2所示。帧长为24位，其中首位无定义，第2位到第8位是帧同步码（7位巴克码1110010），另外16位为2路数据信号，每路8位。此NRZ信号为集中插入帧同步码时分复用信号，实验电路中数据码用红色发光二极管指示，帧同步码及无定义位用绿色发光二极管指示。发光二极管亮状态表示1码，熄状态表示0码。本模块有以下测试点及输入输出点：·CLK晶振信号测试点·BS-OUT信源位同步信号输出点/测试点（2个）·FS信源帧同步信号输出点/测试点·NRZ-OUT(AK)NRZ信号(绝对码)输出点/测试点

3、（4个）图1-1中各单元与电路板上元器件对应关系如下：·晶振CRY：晶体；U1：反相器7404·分频器U2：计数器74161；U3：计数器74193；U4：计数器40160·并行码产生器K1、K2、K3：8位手动开关，从左到右依次与帧同步码、数据1、数据2相对应；发光二极管：左起分别与一帧中的24位代码相对应·八选一U5、U6、U7：8位数据选择器4512·三选一U8：8位数据选择器4512·倒相器U20：非门74HC04·抽样U9：D触发器74HC74图1-1数字信源方框图图1-2帧结构下面对分频器，八选一及三选一等单元作进一步说明。（1）分频器74161进行13

4、分频，输出信号频率为341kHz。74161是一个4位二进制加计数器，预置在3状态。74193完成÷2、÷4、÷8、÷16运算，输出BS、S1、S2、S3等4个信号。BS为位同步信号，频率为170.5kHz。S1、S2、S3为3个选通信号，频率分别为BS信号频率的1/2、1/4和1/8。74193是一个4位二进制加/减计数器，当CPD=PL=1、MR=0时，可在Q0、Q1、Q2及Q3端分别输出上述4个信号。40160是一个二一十进制加计数器，预置在7状态，完成÷3运算，在Q0和Q1端分别输出选通信号S4、S5，这两个信号的频率相等、等于S3信号频率的1/3。分频器输

5、出的S1、S2、S3、S4、S5等5个信号的波形如图1-4（a）和1-4（b）所示。（2）八选一采用8路数据选择器4512，它内含了8路传输数据开关、地址译码器和三态驱动器，其真值表如表1-1所示。U5、U6和U7的地址信号输入端A、B、C并连在一起并分别接S1、S2、S3信号，它们的8个数据信号输入端x0~x7分别K1、K2、K3输出的8个并行信号连接。由表1-1可以分析出U5、U6、U7输出信号都是码速率为170.5KB、以8位为周期的串行信号。（3）三选一三选一电路原理同八选一电路原理。S4、S5信号分别输入到U8的地址端A和B，U5、U6、U7输出的3路串行

6、信号分别输入到U8的数据端x3、x0、x1，U8的输出端即是一个码速率为170.5KB的2路时分复用信号，此信号为单极性不归零信号（NRZ）。图1-4分频器输出信号波形（4）倒相与抽样图1-1中的NRZ信号的脉冲上升沿或下降沿比BS信号的下降沿稍有点迟后。在实验二的数字调制单元中，有一个将绝对码变为相对码的电路，要求输入的绝对码信号的上升沿及下降沿与输入的位同步信号的上升沿对齐，而这两个信号由数字信源提供。倒相与抽样电路就是为了满足这一要求而设计的，它们使NRZ-OUT及BS-OUT信号满足码变换电路的要求。表1-14512真值表CBAINHDISZ00000x00

7、0100x101000x201100x310000x410100x511000x611100x7ΦΦΦ100ΦΦΦΦ1高阻FS信号可用作示波器的外同步信号，以便观察2DPSK等信号。FS信号、NRZ-OUT信号之间的相位关系如图1-5所示，图中NRZ-OUT的无定义位为0，帧同步码为1110010，数据1为11110000，数据2为00001111。FS信号的低电平、高电平分别为4位和8位数字信号时间，其上升沿比NRZ-OUT码第一位起始时间超前一个码元。图1-5FS、NRZ-OUT波形2.HDB3编译码原理框图如图1-6所示。本模块内部使用+5V和-5V电压，