计算机组成原理第5章习题参考答案.doc

计算机组成原理第5章习题参考答案.doc

ID:49070948

大小:598.50 KB

页数:12页

时间:2020-02-27

计算机组成原理第5章习题参考答案.doc_第1页
计算机组成原理第5章习题参考答案.doc_第2页
计算机组成原理第5章习题参考答案.doc_第3页
计算机组成原理第5章习题参考答案.doc_第4页
计算机组成原理第5章习题参考答案.doc_第5页
资源描述:

《计算机组成原理第5章习题参考答案.doc》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第5章习题参考答案1.请在括号内填入适当答案。在CPU中:(1)保存当前正在执行的指令的寄存器是(IR);(2)保存当前正在执行的指令地址的寄存器是(AR)(3)算术逻辑运算结果通常放在(DR)和(通用寄存器)。2.参见图5.15的数据通路。画出存数指令“STORl,(R2)”的指令周期流程图,其含义是将寄存器Rl的内容传送至(R2)为地址的主存单元中。标出各微操作信号序列。解:STOR1,(R2)的指令流程图及为操作信号序列如下:3.参见图5.15的数据通路,画出取数指令“LAD(R3),R0”的指令周期流程图,其含义是将(R3)为地

2、址主存单元的内容取至寄存器R2中,标出各微操作控制信号序列。解:LADR3,(R0)的指令流程图及为操作信号序列如下:4.假设主脉冲源频率为10MHz,要求产生5个等间隔的节拍脉冲,试画出时序产生器的逻辑图。解:5.如果在一个CPU周期中要产生3个节拍脉冲;Tl=200ns,T2=400ns,T3=200ns,试画出时序产生器逻辑图。解:取节拍脉冲Tl、T2、T3的宽度为时钟周期或者是时钟周期的倍数即可。所以取时钟源提供的时钟周期为200ns,即,其频率为5MHz.;由于要输出3个节拍脉冲信号,而T3的宽度为2个时钟周期,也就是一个节拍

3、电位的时间是4个时钟周期,所以除了C4外,还需要3个触发器——Cl、C2、C3;并令;;,由此可画出逻辑电路图如下:6.假设某机器有80条指令,平均每条指令由4条微指令组成,其中有一条取指微指令是所有指令公用的。已知微指令长度为32位,请估算控制存储器容量。解:80条指令,平均每条指令由4条微指令组成,其中有一条公用微指令,所以总微指令条数为80´(4-1)+1=241条微指令,每条微指令32位,所以控存容量为:241´32位7.某ALU器件是用模式控制码MS3S2S1C来控制执行不同的算术运算和逻辑操作。下表列出各条指令所要求的模式控

4、制码,其中y为二进制变量,φ为0或l任选。试以指令码(A,B,H,D,E,F,G)为输入变量,写出控制参数M,S3,S2,Sl,C的逻辑表达式。指令码MS3S2S1CA,BH,DEFG0000101010111111001101yyf解:由表可列如下逻辑方程M=GS3=H+D+FS2=A+B+D+H+E+F+GS1=A+B+F+GC=H+D+Ey+Fy8.某机有8条微指令I1—I8,每条微指令所包含的微命令控制信号如下表所示。a—j分别对应10种不同性质的微命令信号。假设一条微指令的控制字段仅限为8位,请安排微指令的控制字段格式。微指令

5、abcdefghijI1ÖÖÖÖÖI2ÖÖÖÖI3ÖÖI4ÖI5ÖÖÖÖI6ÖÖÖI7ÖÖÖI8ÖÖÖ解:因为有10种不同性质的微命令信号,如果采用直接表示法则需要10位控制字段,现控制字段仅限于8位,那么,为了压缩控制字段的长度,必须设法把一个微指令周期中的互斥性微命令组合在一个小组中,进行分组译码。经分析,(e,f,h)和(b,i,j)、或(d,i,j)和(e,f,h)、或(g,b,j)和(i,f,h)均是不可能同时出现的互斥信号,所以可将其通过2:4译码后输出三个微命令信号(00表示该组所有的微命令均无效),而其余四个微命令信号用

6、直接表示方式。因此可用下面的格式安排控制字段。efhbijacdgXXXX或:efhdijabcgXXXX或:fhibgjacdeXXXX9.微地址转移逻辑表达式如下:μA8=P1·IR6·T4μA7=P1·IR5·T4μA6=P2·C·T4其中μA8—μA6为微地址寄存器相应位,P1和P2为判别标志,C为进位标志,IR5和IR6为指令寄存器的相应位,T4为时钟周期信号。说明上述逻辑表达式的含义,画出微地址转移逻辑图。解:μA8=P1·IR6·T4表示微地址的第8位在P1有效时,用IR6设置μA7=P1·IR5·T4表示微地址的第7位在

7、P1有效时,用IR5设置μA6=P2·C·T4表示微地址的第6位在P2有效时,用进位标志C设置,地址转移逻辑图如下:10.某计算机有如下部件,ALU,移位器,主存M,主存数据寄存器MDR,主存地址寄存器MAR,指令寄存器IR,通用寄存器R0~R3,暂存器C和D。(1)请将各逻辑部件组成一个数据通路,并标明数据流动方向。(2)画出“ADDR1,R2”指令的指令周期流程图。解:(1)设该系统为单总线结构,暂存器C和D用于ALU的输入端数据暂存,移位器作为ALU输出端的缓冲器,可对ALU的运算结果进行附加操作,则数据通路可设计如下:(2)根据

8、上面的数据通路,可画出“ADDR1,R2”(设R1为目的寄存器)的指令周期流程图如下:11.已知某机采用微程序控制方式,控存容量为512*48位。微程序可在整个控存中实现转移,控制微程序转移的条件共4个,微

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。