电子技术基础第12章.ppt

《电子技术基础第12章.ppt》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、12.1概述12.2寄存器12.3计数器12.4集成计数器及其应用本章小结习题第12章时序逻辑电路12.1.1时序逻辑电路的特点与结构1.时序逻辑电路的特点图12.1.1所示时序逻辑电路结构框图。12.1概述图12.1.1时序逻辑电路结构框图(12.1.1)(12.1.2)(12.1.3)三个方程组写成向量函数的形式，即为Y=F［X，Q］　　输出方程Z=G［X，Q］　　驱动方程(或激励方程)Qn+1=H［Z，Q］　状态方程2.时序逻辑电路的分类(1)按逻辑功能划分有计数器、寄存器、移位寄存器、读/写存储器、顺序脉冲发生器等。

2、(2)按存储电路中触发器的动作特点不同分为同步时序电路和异步时序电路。(3)根据输出信号的特点分为米利(Mealy)型电路和穆尔(Moore)型电路。(4)按使用的开关元件类型分为TTL和CMOS等时序电路。12.1.2时序逻辑电路的基本分析方法1.时序逻辑电路的分析方法【例12.1.1】分析图12.1.2所示时序电路的逻辑功能，写出它的驱动方程、状态方程和输出方程。FF0、FF1和FF2是下降沿触发的JK触发器。图12.1.2例12.1.1的时序逻辑电路解：(1)由图12.1.2所示的逻辑图写出方程式。　　时钟方程：CLK

3、2=CLK1=CLK0=CLK(12.1.4)同步时序电路的时钟方程可省去不写。　　驱动方程：(12.1.5)输出方程：(2)求状态方程。JK触发器的特性方程为将各触发器的驱动方程代入JK触发器的特性方程，即得电路的状态方程：(12.1.6)输出方程如下：2.时序逻辑电路的状态转换表、状态转换图、时序图和判断电路功能1)状态转换表【例12.1.2】画出图12.1.2所示时序逻辑电路的状态转换表。解:由图可知，这个电路没有输入变量，因此电路的次态和输出只取决于电路的初态。设电路的初态为=000,代入状态方程和输出方程得表1

4、2.1.2所示为电路状态转换表的另一种形式。表12.1.1图12.1.2所示电路的状态转换表表12.1.2电路状态转换表的另一种形式2)状态转换图　　用状态转换图可以更加形象地显示出时序逻辑电路的功能。图12.1.3表示图12.1.2所示电路的状态转换图，图中圆圈表示电路的各个状态，以箭头表示状态转换的方向。图12.1.3图12.1.2所示电路的状态转换图3)时序图　　图12.1.4为图12.1.2所示电路的时序图。图12.1.4图12.1.2所示电路的时序图4)判断电路的功能【例12.1.3】分析图12.1.5所示时序逻

5、辑电路的功能，写出它的驱动方程、状态方程和输出方程，画出电路的状态转换图。解：(1)写方程式。　　电路的驱动方程：　　输出方程：(12.1.7)(12.1.8)图12.1.5例12.1.3的电路图(2)求状态方程。T触发器的特性方程为将各触发器的驱动方程代入T触发器的特性方程，即得电路的状态方程为(3)计算并列状态转换表，如表12.1.3所示。(4)画状态转换图，如图12.1.6所示。(12.1.9)表12.1.3图12.1.5所示电路的状态转换表图12.1.6图12.1.5所示电路的状态转换图12.2.1数码寄存

6、器图12.2.1所示为由4个上升沿触发的D触发器构成的4位寄存器74HC175的逻辑电路图。12.2寄存器图12.2.174HC175的逻辑电路图12.2.2移位寄存器图12.2.2所示为由边沿触发的D触发器组成的4位移位寄存器，其中第一个触发器FF0的输入端接收输入信号，其余每个触发器的输入端均与前边一个触发器的Q端相连。图12.2.2由边沿触发的D触发器组成的4位移位寄存器移位寄存器代码移动状况如表12.2.1所示，在4个时钟周期内输入数码依次是1011，而移位寄存器的初始状态为=0000。由表可知，输入数码依次地由低位触发

7、器移到高位触发器，右向移动。经过4个时钟脉冲后，4个触发器的输出状态Q3Q2Q1Q0与输入数码相对应。表12.2.1移位寄存器代码移动状况时钟方程：CLK0=CLK1=CLK2=CLK3=CLK驱动方程：D0=DI，D1=，D2=，D3=状态方程：12.2.3中规模集成移位寄存器集成的双向移位寄存器74LS194A的逻辑电路图如图12.2.3所示，该电路由4个触发器FF0、FF1、FF2、FF3和各自输入控制电路组成。集成的双向移位寄存器74LS194A的符号如图12.2.4所示。图12.2.3双向移位寄存器74LS194A

8、的逻辑电路图图12.2.4双向移位寄存器74LS194A的符号现在以第二位触发器FF1为例，分析S1、S0为不同取值时移位寄存器的工作状态。由图可见，FF1的输入控制电路是由与或非门G1和反相器G2组成的具有互补输出的4选1数据选择器。它的互补输出作为FF1的输