电子技术基础数字部分(康华光第5版)ch06-2.ppt

《电子技术基础数字部分(康华光第5版)ch06-2.ppt》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、上节回顾：分析同步时序逻辑电路的一般步骤:1.了解电路的组成：电路的输入、输出信号、触发器的类型等。4.确定电路的逻辑功能。3.列出状态转换表或画出状态图和波形图；2.根据给定的时序电路图，写出下列各逻辑方程式：(１)输出方程；(２)各触发器的激励方程;（3）状态方程:将每个触发器的驱动方程代入其特性方程得状态方程。例：试分析如图所示时序电路的逻辑功能。电路是由两个JK触发器组成的莫尔型同步时序电路。解：1.了解电路组成。J2=K2=XQ1J1=K1=1Y=Q2Q12.写出下列各逻辑方程式：输出方程激励方程J2=K2=XQ1J1=K1=1将激励方程代入JK触发器的特

2、性方程得状态方程整理得：FF2FF13.列出其状态转换表，画出状态转换图和波形图Y=Q2Q111100100X=1X=0状态转换表10/100/101/011/000/010/011/001/0状态图10/100/11101/011/01000/010/00111/001/000X=1X=0画出状态图根据状态转换表，画出波形图。1100011001111000010010110100A=1A=0Y10011100110110Q2Q1X=0时电路功能：可逆计数器X=1时Y可理解为进位或借位端。电路进行加1计数电路进行减1计数４.确定电路的逻辑功能。6.3同步时序逻辑电路的

3、设计6.3.1设计同步时序逻辑电路的一般步骤6.3.2同步时序逻辑电路设计举例6.3同步时序逻辑电路的设计同步时序逻辑电路的设计是分析的逆过程,其任务是根据实际逻辑问题的要求，设计出能实现给定逻辑功能的电路。6.3.1设计同步时序逻辑电路的一般步骤同步时序电路的设计过程(1)根据给定的逻辑功能建立原始状态图和原始状态表；(2)状态化简-----求出最简状态图；合并等价状态，消去多余状态的过程称为状态化简。等价状态：在相同的输入下有相同的，并转换到同一个次态去的两个状态称为等价状态。①明确电路的输入条件和相应的输出要求，分别确定输入变量和输出变量的数目和符号。②找出所有可

4、能的状态和状态转换之间的关系。③根据原始状态图建立原始状态表。(3)状态编码（状态分配）；(4)选择触发器的类型；给每个状态赋以二进制代码的过程。根据状态数确定触发器的个数，设电路共有M个状态，编码位数n为:（M:状态数;n:触发器的个数）2n-1

5、a、分析给定的逻辑功能，确定输入变量、输出变量及该电路应包含的状态，并用字母S0、S1、、、表示这些状态。b、分别以上述状态为现态，考察在每一个可能的输入组合作用下应转入哪个状态及相应的输出，便可求得符合题意的状态图。(1)根据给定的逻辑功能建立原始状态图和原始状态表例：模5的加1、加2计数器，当返回状态0时，有进位输出。试作原始状态图、原始状态表。输入：1个，X＝0时：加1X＝1时：加2输出：1个，设为Z，返回状态0时Z＝1，其余Z=0。状态：5个，S0、S1、S2、S3、S4分别对应计数器值为0，1，2，3，4时的状态。S0S1S2S30/01/0S40/00/0

6、0/00/11/01/01/11/0XS01S0S1S2S3S4S1/0S2/0S2/0S3/0S3/0S4/0S4/0S0/1S0/1S1/0X/Z(2)状态化简-----合并等价状态同一输入,输出相同。判别原则次态相同不变、交错循环或互为隐含条件必要条件列表法（隐含表法）方法观察法YX01AC/0A/0BC/0B/0CE/0F/0DE/0F/1ED/0F/1FC/0A/1X＝0:相同X＝1:不变X＝0:交错X＝1:相同⑴等价可以传递：如A与B等价，B与C等价，则A、B、C三者都等价。⑵等价状态可以合并。YX01AC/0A/0BC/0B/0CE/0F/0DE/0F/1

7、ED/0F/1FC/0A/1结论：A、B等价D、E等价观察法举例S0S1S2S30/01/11/00/00/01/11/00/0输入X=0时0/00/0输入X=1时1/11/1S3,S2等价S0S1S21/00/01/00/01/10/0YX01AC/0A/0CD/0F/0DD/0F/1FC/0A/1等价要判别所有输入状态下的次态和输出。依题意，具有一个串行输入端X，一个检测结果端Z。若输入X：010011011100111101则输出Z：000000000100001100需要记忆的状态为：输入“1”，“11”，“111”和初态共4个状