比较型ad转化.doc

《比较型ad转化.doc》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、7.3.2并行比较型AD转换器3位并行比较型AD转换器原理电路如图7.7所示。它由电阻分压器、电压比较器、寄存器及编码器组成。图中的八个电阻将参考电压VREF分成八个等级，其中七个等级的电压分别作为七个比较器C1-C7的参考电压，其数值分别为VREF/15、3VREF/15、…13VREF/15。输入电压为uI，它的大小决定各比较器的输出状态，例如，当0≤uI＜（VREF/15）时，C1-C7的输出状态都为0；当（3VREF/15）＜uI＜（5VREF/15）时，比较器C1和C2的输出C01=C02=1,其余各比较

2、器输出状态都为0。根据各比较器的参考电压值，可以确定输入模拟电压值与各比较器输出状态的关系。比较器的输出状态由D触发器存储，CP作用后，触发器的输出状态Q7-Q1与对应的比较器的输出状态C07-C01相同。经代码转换网络(优先编码器)输出数字量D2D1D0。优先编码器优先级别最高是Q7，最低是Q1。设uI变化范围是0-VREF，输出3位数字量为D2、D1、D0，3位并行比较型AD转换器的输入、输出关系如表7.2所示。通过观察此表，可确定代码转换网络输出、输入之间的逻辑关系在并行AD转换器中，输入电压uI同时加到所有

3、比较器的输出端，从uI加入经比较器、D触发器和编码器的延迟后，可得到稳定的输出。如不考虑上述器件的延迟，可认为输出的数字量是与uI输入时刻同时获得的。并行AD转换器的优点是转换时间短，可小到几十纳秒，但所用的元器件较多，如一个n位转换器，所用的比较器的个数为个。单片集成并行比较型AD转换器产品很多，如AD公司的AD9012（8位）、AD9002（8位）和AD9020（10位）等。并行比较型A/D转换器1.电路结构及原理3位并行比较型A/D转换器原理电路如图7.18所示。它由电阻分压器、寄存器及编码器组成。图中的8个

4、电阻将参考电压分成8个等级，其中7个等级的电压分别作为7个比较器的参考电压，其数值分别为/15、3/15、¼13/15。输入电压，它的大小决定各比较器的输出状态，例如，0£

5、。在并行A/D转换器中，输入电压同时加到所有比较器的输入端，从加入到3位数字量稳定输出所经历的时间为比较器、D触发器和编码器延迟时间之和。如不考虑上述器件的延迟，可认为3位数字量是与输入时刻同时获得的。所以它具有最短的转换时间。图7.183位并行比较型A/D转换器     表3.3位并行比较型A/D转换器输入与输出关系对照表2.并行A/D转换器特点  （1）转换速度最快。因为转换是并行的，其转换时间只受比较器、触发器和编码器电路延迟时间的限制。  （2）制成分辨率较高的集成并行A/D转换器是比较困难的。因为随着分辨

6、率的提高，元件数目要按几何级数增加。一个n位转换器，所用比较器的个数为，位数越多，电路越复杂。如8位的并行A/D转换器就需要=225个比较器。  （3）为了解决提高分辨率和增加元件数的矛盾，可以分级并行转换的方法。10位分级并行A/D转换器原理图如7.19图所示。图中输入模拟信号，经取样保持电路分为两路，图7.19分级并行转换10位A/D转换器一路先经第一级5位并行A/D转换进行粗转换得到输出数字量的高5位，另一路送至减法器，与高5位D/A转换得到的模拟电压相减。由于相减所得到差值电压小于1，为保证第二级A/D转换

7、器的转换精度，将差值放大=32倍，送第二级5位并行比较A/D转换器，得到低5位输出。这种方式虽然在速度上做了牺牲，却使元件数大为减少，在需要兼顾分辨率和速度的情况下常被采用。