西电eda大作业.doc

西电eda大作业.doc

ID:49682242

大小:5.06 MB

页数:15页

时间:2020-03-02

西电eda大作业.doc_第1页
西电eda大作业.doc_第2页
西电eda大作业.doc_第3页
西电eda大作业.doc_第4页
西电eda大作业.doc_第5页
资源描述:

《西电eda大作业.doc》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、EDA实验报告班级:021211班指导老师:杨明磊实验一:QUARTUSII软件使用及组合电路设计仿真一、实验目的:学习QUARTUSII软件的使用,掌握软件工程的建立、VHDL源文件的设计和波形仿真等基本内容;二、实验内容:1.四选一多路选择器的设计首先利用QuartusⅡ完成4选1多路选择器的文本编辑输入(mux41a.vhd)和仿真测试等步骤,给出仿真波形。(1)、功能及原理原理:数据选择器又称为多路转换器或多路开关,它是数字系统中常用的一种典型电路。其主要功能是从多路数据中选择其中一路信号发送出去。所以它是一个多输入、单输出的组合逻辑电路。功能:当选择控制端s10=00时,输出;s10

2、=01时,输出;s10=10时,输出;s10=11时,输出。(2)、逻辑器件符号(3)、VHDL语言(1)、波形仿真(2)、仿真分析由波形可知:当s10=00时,y的波形与a相同;当s10=01时,y的波形与b相同;当s10=10时,y的波形与c相同;当s10=11时,y的波形与d相同;与所要实现的功能相符,源程序正确。2、七段译码器程序设计仿真(1)、功能及原理7段数码是纯组合电路,通常的小规模专用IC,如74或4000系列的器件只能作十进制BCD码译码,然而数字系统中的数据处理和运算都是2进制的,所以输出表达都是16进制的,为了满足16进制数的译码显示,最方便的方法就是利用VHDL译码程序

3、在FPGA或CPLD中实现。实验中的数码管为共阳极,接有低电平的段发亮。例如当LED7S输出为"0010010"时,数码管的7个段:g、f、e、d、c、b、a分别接0、0、1、0、0、1、0,于是数码管显示“5”。(1)、逻辑器件符号(2)、VHDL语言(1)、波形仿真(2)、仿真分析由仿真波形可以直观看到,当A=“0000”时,led7s=1000000,数码管显示为0;A=“0001”时,led7s=1111001,数码管显示为1;....依此可验证波形仿真结果完全符合预期,源程序正确。三、实验心得在第一次上机实验中,我们通过对EDA设计软件QuartusⅡ使用,初步学会了它的使用方法。在

4、实验中我们编写程序,编译,进行时序仿真以验证程序对错等。在完成VHDL的编辑以后,进行编译,结果出现了很多错误,在细心的检查之下,最终将VHDL描述修改成功并且通过了编译,在编译过程中我了解到很多在书本上没有理解的知识。总的来说,通过上机实验,我激发了对EDA学习的兴趣,也对这门课程有了更深的理解,对EDA设计软件Quarter Ⅱ的使用也更加熟练。实验二计数器设计与显示一、实验目的(1)、熟悉利用QUARTUSII中的原理图输入法设计组合电路,掌握层次化设计的方法;(2)、学习计数器设计、多层次设计方法和总线数据输入方式的仿真,并进行电路板下载演示验证。二、实验内容1、完成计数器设计(4位二

5、进制加减可控计数器)(1)、功能及原理含有异步清零和计数使能的4位二进制加减可控计数器:清零端reset:低电平有效,异步清零,即reset=0时,无论时钟处于什么状态,输出立即置零。使能端enable:高电平有效,即enable=1时,计数器开始计数;enable=0时,计数器停止计数。加减控制端updown:当updown=0时,为减法计数器;当updown=1时,为加法计数器。(2)、逻辑器件符号(3)、VHDL语言(2)、波形仿真updown=1时,为加法计数:updown=0时,为减法计数:(3)、仿真分析由以上两个波形很容易看出,enable=1时,计数器开始计数;reset=0时

6、,计数器置零;updown=0时,减法计数;updown=1时,加法计数;co为进位端。符合设计初衷。2、50M分频器的设计(1)、功能及原理50M分频器的作用主要是控制后面的数码管显示的快慢。即一个模为50M的计数器,由时钟控制,分频器的基本原理与上述计数器基本相同。分频器的进位端co用来控制加减计数器的时钟,将两个器件连接起来。(2)、逻辑器件符号(3)、VHDL语言(4)、波形仿真(5)、仿真分析由波形仿真可以看出,enable=1时,由0开始计数,由于计数器模值较大,故只显示了一部分波形,计数范围由0到50M。3、七段译码器程序设计在实验一中已给出具体程序及仿真结果,不再赘述。4、计数

7、器显示译码设计与下载以前面设计的七段译码器decl7s和计数器为底层元件,完成“计数器显示译码”的顶层文件设计。计数器和译码器连接电路的顶层文件原理图如下:原理图连接好之后就可以进行引脚的锁定,然后将整个程序下载到已经安装好的电路板上,即可进行仿真演示。三、实验心得实验三:大作业设计(循环彩灯)一、实验目的:综合应用数字电路的各种设计方法,完成一个较为复杂的电路设计;二、设计目标设计一个循环彩灯控

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。