MIPS指令多周期CPU设计.ppt

MIPS指令多周期CPU设计.ppt

ID:49983535

大小:2.99 MB

页数:36页

时间:2020-03-06

MIPS指令多周期CPU设计.ppt_第1页
MIPS指令多周期CPU设计.ppt_第2页
MIPS指令多周期CPU设计.ppt_第3页
MIPS指令多周期CPU设计.ppt_第4页
MIPS指令多周期CPU设计.ppt_第5页
资源描述:

《MIPS指令多周期CPU设计.ppt》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、一、单周期CPU性能分析二、MIPS指令多周期CPU设计4.4MIPS指令多周期CPU设计一、单周期CPU性能分析完整的单周期CPU结构单周期CPU特点优点每条指令占用一个CPU周期逻辑设计简单,时钟设计也简单缺点各组成部件的利用率不高各部件大部分时间在保持信号时钟周期将满足执行时间最长指令的要求Load指令CPI=1假定某单周期CPU各主要部件的延迟为:存储器(Memory):2ns运算器(ALU/Adder):2ns寄存器组(RegisterFile):1ns指令周期比较长所有指令都必须使用

2、最长的周期假设某单周期CPU,执行100条指令:25%的Load指令10%的Store指令45%的算逻指令20%的跳转指令单周期的执行时间100*8=800ns可能的优化25*8+10*7+45*6+20*5=640nsSpeedup=800/640=1.25单周期CPU其他问题事实上,指令和数据都保存在同一个存储器中;许多部件保持数据的时间过长,无法复用。例如,Adder是否可以利用ALU?二、MIPS指令多周期CPU设计多周期数据通路设计构思在组合逻辑中插入寄存器,切分数据通路大组合逻辑被切

3、分为若干小组合逻辑大延迟变为多个分段小延迟不同指令执行占用不同的功能单元(不必5个环节都走完)PCinstructionmemory+4RegisterFilertrsrdALUDatamemoryimmMUXMIPS指令多周期CPU控制器设计思路确定数据通路划分指令执行步骤指令流程图安排每条指令每个步骤的功能,并给出相应的控制信号指令流程表为指令执行步骤设计状态机为每个步骤的控制信号设计控制信号生成逻辑MIPS计算机硬件系统组成由存储器、寄存器堆、ALU部件、控制部件4部分组成控制部件由节拍发

4、生器和控制信号产生线路组成,分别完成标明指令执行步骤和向各个部件提供控制信号的功能。存储器存指令和数据。读指令时由PC提供地址,读出的指令保存到IR;读写数据时由结果寄存器提供地址,读操作的读出数据保存到DR;写操作的写入数据由B寄存器给出。寄存器堆由32个寄存器组成,可以用N1(rs)、N2(rt)同时读出两个寄存器的内容,分别存于A、B寄存器;可以用ND(rd或rt)把DI端的数据写入;被写入数据来自结果寄存器或DR。ALU完成算术和逻辑运算,两路输入分别为A和B,其中A路输入可选择A寄存器

5、或PC,B路输入可选择B寄存器或常数4、IR.immediate经符号扩展或扩展后又左移两位的值。ALU的运算数据:AOPBAOP扩展的ImmePC+4PC+扩展的Imme×4MIPS的ADD指令的执行过程译码周期:A←[rs]B←[rt]取指IR←MEM[PC]周期:PC←PC+4执行C←A+B周期:写回寄存器堆[rd]←C周期:R型指令的实现(ADD)取指令IODR=0,ALUsrcA=0,ALUsrcB=01,ALUop=00,PCsrc=00MEMread,IRwrite,PCwrite

6、译码/取操作数ALUsrcA=0,ALUsrcB=11,ALUop=00执行运算ALUsrcA=0,ALUsrcB=00,ALUop=00写回寄存器RegDST=1RegWriteMemtoReg=0MIPS的LW指令的执行过程译码周期:A←[rs]取指IR←MEM[PC]周期:PC←PC+4执行C←A+扩展imm周期:内存DR←MEM[C]周期:写回寄存器堆[rt]←DR周期:MIPS的BEQ指令的执行过程取指IR←MEM[PC]周期:PC←PC+4执行C←A-B周期:PC←结果寄存器译码周期

7、:结果寄存器←PC+SignExt(imm)MIPS的J指令的执行过程译码周期:PC←PC[31..28]target《2取指IR←MEM[PC]周期:PC←PC+4Branch型Lw指令Sw指令R类型J指令IR←MEM[PC]PC←PC+4SifSidSexeSmemSwbJ指令非J指令Branch指令SW指令LW指令SW/LW指令非Branch/SW/LW指令指令步骤读取指令指令译码执行运算内存读写数据写回C←AopBC←A+符号扩展(Imm)若条件成立则PC←R状态转移图和指令各执行步骤的

8、操作功能PC←PC[31..28]‖(target<<2)Mem[C]←BReg[rd]←CDR←Mem[C]Reg[rt]←DRC←PC+(符号扩展(imm)<<2)取指周期译码周期执行周期访存周期写回周期A←Reg[rs]B←Reg[rt]ControlUnitMainControllerFSM:FetchMainControllerFSM:FetchMainControllerFSM:DecodeMainControllerFSM:AddressCalculationMainControl

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。