ARM嵌入式系统原理及应用开发 教学课件 ppt 作者 谭会生 1-5第5章.ppt

《ARM嵌入式系统原理及应用开发 教学课件 ppt 作者 谭会生 1-5第5章.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第5章ARM嵌入式处理器及其应用编程5.1典型ARM嵌入式处理器结构概述5.2ARM处理器芯片的应用选择5.3ARM处理器中的控制寄存器5.4S3C44B0X内部存储控制类5.5S3C44B0X内部输入输出类5.6S3C44B0X内部中断控制可编程组件及应用编程5.7S3C44B0X内部计数/定时类可编程组件及应用编程5.8S3C44B0X内部通信控制类可编程组件及应用编程5.9S3C44B0X内部总线接口类可编程组件及应用编程5.10S3C44B0X内部ADC可编程组件及应用编程5.11S3C44B0X嵌入式微处理器外部接口电路

2、设计5.1典型ARM嵌入式处理器结构概述5.1.1S3C44B0X嵌入式微处理器的体系结构S3C44B0X微处理器的内部体系结构如图5.1所示。它采用ARM7TDMI核，为32位嵌入式微处理器。S3C44B0X内部集成了8 KB的Cache(指令和数据共用)、写缓冲器、存储器控制器、LCD控制器、中断控制器、总线仲裁器、电源管理单元、时钟发生器、通用并行口GPIO、异步通信串行口UART、I2C总线控制器、I2S总线控制器、同步串行口SIO、5路16位PWM定时器、16位看门狗定时器、8路10位A/D转换器、实时钟电路以及JTAG

3、接口。图5.1S3C44B0X微处理器内部体系结构S3C44B0X采用两种封装形式，一种是160个引脚的LQFP封装，其引脚分布如图5.2(a)所示；另一种是160个引脚的FBGA封装，如图5.2(b)所示。它的160个引脚包括总线控制信号、DRAM/SDRAM/SRAM信号、LCD控制信号、中断控制信号、PWM控制信号、DMA控制信号、UART控制信号、I2C总线控制信号、I2S总线控制信号、通用串行口SIO控制信号、ADC控制信号、GPIO控制信号、时钟和复位信号、JTAG测试逻辑控制信号以及电源等信号引脚。S3C44B0X的

4、许多引脚是分时复用的，以节省引脚数。S3C44B0X中各引脚信号的含义见表5.1。图5.2S3C44B0X的外部引脚5.1.2S3C2410X/S3C2440X嵌入式微处理器的体系结构S3C2410X微处理器的内部体系结构如图5.3所示。S3C2410X/S3C2440X采用ARM920T核，而ARM920T又集成了ARM9TDMI，所以是中高档32位嵌入式微处理器。由于采用ARM920T体系结构，因此内部具有分离的16 KB大小的指令缓存和数据缓存。同时，它采用哈佛体系结构将程序存储器与数据存储器分开，加入了存储器部件(MMU)

5、，采用5级指令流水线。它使用ARM公司特有的AMBA总线，对于高速设备采用AHB总线，而对于低速内部外设则采用APB总线。AHB通过桥接器转换成APB。图5.3S3C2410X微处理器内部体系结构S3C2410X/S3C2440X内部集成了许多外设接口，除了S3C44B0X所有内部外设，还增加了许多工作新外设接口，主要的内部外设包括与AHB总线相连的高速接口，如LCD接口、USB接口、中断控制接口、电源管理接口、存储器接口、BootLoader接口，与APB总线相连的低速接口，如3个通用异步通信接口(UART0、UART1、UAR

6、T2)、SDI/MMC接口、看门狗定时器、总线控制器、2个SPI接口、4个PWM定时器、实时钟、通用并行端口、I2C总线接口及I2S总线接口。S3C2410X/S3C2440X采用272脚的FBGA封装，其外部引脚示意如图5.4所示。详细引脚定义可参见S3C2410X及S3C2440X用户手册。图5.4S3C2410X/S3C2440X微处理器外部引脚示意5.1.3LPC2000嵌入式微控制器的体系结构LPC2000系列微控制器的内部结构如图5.5所示，它们均采用ARM7TDMI-S内核，外围配制了若干实用组件。ARM7TDMI-

7、S配制为小端模式。AHB外设分配了2MB的地址范围，它位于4GBARM寻址空间的最顶端，每个AHB外设都分配了16 KB的地址空间。LPC2000系列微控制器的外设功能(除中断控制器)都连接到VPB总线(VLSI外设总线)，AHB到VPB的桥将VPB总线与AHB总线相接。VPB外设也分配了2MB的地址范围，从3.5GB地址点开始，每个VPB外设都分配了16 KB的地址空间。图5.5LPC2000系列微控制器的内部结构内部存储器包括无等待SRAM和Flash(型号不同时，容量大小不一样，详见表3.1)。　　系统功能包括：维持芯片工

8、作的一些基本功能，如系统时钟、复位等；向量中断控制器(VIC)可以减少中断的影响时间，最多可以管理32个中断请求；外部存储控制器(EMC)支持4个Bank的外部SRAM或Flash，每个Bank最多16 MB；I2C串行接口为标准的I2C总线接口，