宽电压SRAM时序跟踪电路的研究与实现.pdf

宽电压SRAM时序跟踪电路的研究与实现.pdf

ID:50262884

大小:2.19 MB

页数:73页

时间:2020-03-15

宽电压SRAM时序跟踪电路的研究与实现.pdf_第1页
宽电压SRAM时序跟踪电路的研究与实现.pdf_第2页
宽电压SRAM时序跟踪电路的研究与实现.pdf_第3页
宽电压SRAM时序跟踪电路的研究与实现.pdf_第4页
宽电压SRAM时序跟踪电路的研究与实现.pdf_第5页
资源描述:

《宽电压SRAM时序跟踪电路的研究与实现.pdf》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、学校代码:10286分类号:TN4密级:公开UDC:621.3学号:151232宽电压SRAM时序跟踪电路的研究与实现研究生姓名:吉昊导师姓名:杨军申请学位类别工学硕士学位授予单位东南大学一级学科名称电子科学与技术论文答辩日期2018年6月9日二级学科名称微电子学与固体电子学学位授予日期2018年月日答辩委员会主席蔡跃明评阅人蔡跃明吴建辉2018年6月9日硕士学位论文宽电压SRAM时序跟踪电路的研究与实现专业名称:微电子学与固体电子学研究生姓名:吉昊导师姓名:杨军RESEARCHANDREALIZATIONOFTIMINGTRACKING

2、CIRCUITFORWIDE-VOLTAGESTATICRANDOMACCESSMEMORYAThesisSubmittedtoSoutheastUniversityFortheAcademicDegreeofMasterofEngineeringBYJiHaoSupervisedbyProf.YangJunSchoolofElectronicScienceandEngineeringSoutheastUniversityJune2018东南大学学位论文独创性声明本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得的研究成果

3、。尽我所知,除了文中特别加以标注和致谢的地方外,论文中不包含其他人已经发表或撰写过的研究成果,也不包含为获得东南大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示了谢意。研究生签名:日期:东南大学学位论文使用授权声明东南大学、中国科学技术信息研究所、国家图书馆、《中国学术期刊(光盘版)》电子杂志社有限公司、万方数据电子出版社、北京万方数据股份有限公司有权保留本人所送交学位论文的复印件和电子文档,可以采用影印、缩印或其他复制手段保存论文。本人电子文档的内容和纸质论文的内容相

4、一致。除在保密期内的保密论文外,允许论文被查阅和借阅,可以公布(包括以电子信息形式刊登)论文的全部内容或中、英文摘要等部分内容。论文的公布(包括以电子信息形式刊登)授权东南大学研究生院办理。研究生签名:导师签名:日期:摘要摘要随着消费类移动电子产品的普及,市场对高性能低功耗的片上系统(SystemonaChip,SoC)芯片有着迫切的需求。低至近阈值的宽电压电路设计能够满足低功耗和高性能这两大需求。作为SoC的重要组成部分,宽电压静态随机存取存储器(StaticRandomAccessMemory,SRAM)成为了研究热点。SRAM电路中

5、,时序跟踪模块决定了灵敏放大器(SenseAmplifier,SA)使能的时间,对SRAM整体的性能和稳定性有着重要的影响。宽电压SRAM时序跟踪电路存在两大问题:一是随着电源电压的降低,局部工艺偏差造成灵敏放大器使能(SenseAmplifierEnable,SAE)延时变化急剧增加,恶化了SRAM的读性能。二是不同电压下的时序设计裕度不同,传统时序跟踪电路的电压跟踪能力较差。为解决这两个问题,本文首先详细调研了现有的SRAM时序跟踪方案,分析了各自的工作原理和存在的问题。随后提出了一种适用于宽电压SRAM的放电切换型时序跟踪技术。该技

6、术主要从两个方面进行设计:一是抗工艺变化设计,本方案通过增加复制放电单元的数目,有效地降低了SAE的延时变化。仿真结果表明,在0.6V下,本文方案相比于传统方案,SAE延时变化降低70%,SRAM读性能提高23%,读功耗降低25%。相比于其他抗工艺变化时序跟踪电路,本文方案的SAE延时变化至少降低32%。二是电压跟踪性设计,通过动态降低复制单元字线电压和恒定放电阈值电压的检测方法,本文方案提高了时序电路的电压跟踪能力。仿真结果表明,在以0.6V传统方案SAE延时为基准时,本文方案的电压跟踪能力在0.7V,0.8V和0.9V下至少为其他方案

7、的1.54x,1.98x,2.29x。本文基于SMIC28nmCMOS工艺实现了方案设计并完成了流片和测试。测试数据符合仿真预期,误差在合理的范围之内。测试结果表明,0.6V下本文方案的SAE延时变化相比于传统方案降低65%,SRAM读性能提升23.6%。关键词:静态随机存取存储器,时序跟踪电路,复制位线,抗工艺变化IAbstractAbstractWiththerapiddevelopmentofconsumerelectronics,thedemandforhighperformanceandlowpowerSystemonaChip

8、(SoC)isgrowing.Thewidevoltagecircuitdesigncanmeetthetwodemandsoflowpowerconsumptionandhighperfor

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。