可编程逻辑设计实验指导书20.doc

可编程逻辑设计实验指导书20.doc

ID:50301370

大小:364.00 KB

页数:17页

时间:2020-03-07

可编程逻辑设计实验指导书20.doc_第1页
可编程逻辑设计实验指导书20.doc_第2页
可编程逻辑设计实验指导书20.doc_第3页
可编程逻辑设计实验指导书20.doc_第4页
可编程逻辑设计实验指导书20.doc_第5页
资源描述:

《可编程逻辑设计实验指导书20.doc》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、可编程逻辑设计实验指导书2014.9目录实验一利用原理图输入法设计简单组合电路实验二简单时序电路的设计实验三数控分频器的设计实验四4位十进制频率计的设计实验五交通灯控制电路的设计实验一利用原理图输入法设计简单组合电路一、实验目的:熟悉QuartusII软件界面,学习简单组合电路的多层次化电路设计方法,掌握文本输入和原理图输入设计方法。掌握时序仿真测试及测试结果分析的方法。二、实验原理:三选一数据选择器可以由两个二选一数据选择器构成,原理图如图1所示。图1三选一数据选择器上图中,二选一数据选择器MUX21A的功能如下:当s

2、=0时,y=a;当s=1时,y=b。两个MUX21A如上图连接后,实现三选一功能s1s0=00,outy=a1;s1s0=01,outy=a1;s1s0=10,outy=a2;s1s0=11,outy=a3。三、实验内容:1.利用QuartusⅡ完成2选1多路选择器MUX21A的文本编辑输入,然后编译、仿真,检查程序设计正确无误后,生成一个元件待用。给出文本设计文件和仿真波形图。2.利用原理图输入法,按照图1进行连线,完成三选一电路的设计。然后编译、仿真测试,结果正确后锁定管脚,下载到FPGA芯片中,进行硬件测试。给出原

3、理图设计文件和仿真设计图。四、实验过程:1)打开QuartusII界面,建立一个名为MUX21A的工程。2)选择文本输入方式,打开编辑窗口,输入MUX21A设计文本文件。3)选择目标芯片,完成排错、编译、综合。4)新建仿真文件,输入待测节点,对上述设计进行仿真。5)在File菜单中选择CreateSymbolFilesforCurrentFile项,创建一个设计的符号,该符号可被高层设计调用。6)选择原理图输入方式,打开原理图编辑窗口,按照图1所示输入电路,设计MUXK。7)选择相同目标芯片,完成排错、编译、综合。8)再

4、建仿真文件,输入MUXK的待测节点,对MUXK进行仿真测试。信息显示窗编译状态显示区工程工作区资源管理区QuartusII设计流程见教材第五章:QuartusII应用向导。五、回答问题:如何在原理图中输入一个总线,并与其他总线连接?六、实验报告要求:1.实验报告中要含有下列各项:1)实验目的2)实验原理3)实验内容,含设计程序或原理图4)每个设计的仿真测试波形及结果分析5)管脚锁定说明(若有该项)6)硬件测试情况说明及结果分析(若有该项)7)实验总结实验二简单时序电路的设计一、实验目的:熟悉QuartusIIVHDL文本

5、设计流程全过程。学习时序电路的设计方法,学习电路仿真和硬件测试的全过程。二、实验原理时序逻辑电路是现代复杂数字电路的重要组成部分,往往占到整个设计的90%以上。触发器是时序电路的基本单元,本实验中将涉及到边沿触发和电平触发两种电路结构,其中边沿触发是实际电路实现的主要方式。触发器对数据的锁存有两种方式:一类是响应时钟信号边沿的脉冲触发器,也是我们常说的触发器,另一类,在时钟信号为高(或低)电平的全部时间内,输出都响应输入,这类电路我们通常称为锁存器。电平触发的锁存器与边沿触发的触发器不同之处在于当触发端处于有效电平时,输

6、出等于输入,输出随输入变化;触发端无效时输出保持不变。触发器有两种清零方式:同步——当触发沿到来时,若清零信号有效,则实现清零;异步——任何时候清零信号一旦有效,触发器马上清零,而不论触发沿是否到来。三、实验内容1)设计一个上升沿触发的D触发器DCLKQ输入:D输出:Q触发时钟:CLK2)设计异步清零D触发器在1)设计的D触发器基础上,加入清零端rst,实现异步清零方式。DCLKQrst3)设计一个高电平有效的锁存器DEQ输入:D输出:Q触发:E4)设计一个异步清零和同步时钟使能的4位加法计数器本试验中所要设计的计数器,

7、由4位带异步清零的加法计数器和一个4位锁存器组成。其中,rst是异步清零信号,高电平有效;clk是计数时钟,同时也是锁存信号;ENA为计数器输出使能控制。当ENA为‘1’时,加法计数器的输出值加载于锁存器的数据端,;当ENA为‘0’时锁存器输出为高阻态。当计数器输出“1111”时,进位信号COUT为“1”。4位加法计数器4位锁存器rstclkENA5)在QuartusII环境下对以上设计的电路模块进行编译,和时序仿真,记录时序波形,并分析数据6)实验内容1、2、3按照下列给定的管脚号进行管脚锁定,再编译综合后,下载到试验

8、箱的FPGA芯片中。并在实验箱上进行硬件测试。给出硬件测试结果。管脚锁定:信号旧试验箱新试验箱No.5管脚号连接的器件管脚号连接的器件D30开关1233键1Rst36开关3240键8CLK1(35)时钟信号(开关2)153(234)CLK2(键2)Q29LED121LED17)实验内容4按照下列给定的管脚号进行管脚锁

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。