高速电路设计实验之ADS-实验八眼图观察.doc

高速电路设计实验之ADS-实验八眼图观察.doc

ID:50364216

大小:2.11 MB

页数:23页

时间:2020-03-08

高速电路设计实验之ADS-实验八眼图观察.doc_第1页
高速电路设计实验之ADS-实验八眼图观察.doc_第2页
高速电路设计实验之ADS-实验八眼图观察.doc_第3页
高速电路设计实验之ADS-实验八眼图观察.doc_第4页
高速电路设计实验之ADS-实验八眼图观察.doc_第5页
资源描述:

《高速电路设计实验之ADS-实验八眼图观察.doc》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、實驗八眼圖觀察ㄧ、原理說明高速電路產品的發展現況及其傳輸速度,很清楚顯示已經進入gigabit時代了,訊號傳輸的穩定性變得很重要,如何觀察其穩定性呢?目前廣泛使用的技術為眼圖或抖動(jitter)的量測,利用眼圖來觀測訊號的品質。影響訊號傳輸品質的因素很多,其中傳輸線的損耗影響很大,特別是gigabit訊號的傳輸,以下就模擬設計一個有損耗之傳輸線,經由傳送不同之距離觀測其眼圖特性即可清楚知道其訊號傳輸品質的好壞。如下左(50cm)右(5cm)兩圖,可清楚知道右圖之訊號傳輸品質比左圖好,其眼睛張的比較大,訊號上升或下降時

2、間比較正常。二、下面在ADS中建立一個新的模擬Project“eye_diagram”從WindowXP工具列中開始程式集AdvancedDesignSystem2005A點選AdvancedDesignSystem選項,開啟ADS主視窗。ADS主視窗在ADS主視窗中點選進入資料夾C:/users/default/,如下圖所示在default資料夾上點選兩下,立即進入default資料夾內,如下圖所示在功能表上選擇【File】【NewProject】開啟建立【Newproject】的視窗,如下圖所示在【Nam

3、e】c:usersdefault下鍵入eye_diagram,如下圖所示按ok鍵,進入【eye_diagram】資料夾中;一併開啟Schematic視窗,如下圖所示在schematic視窗中點選功能表中【File】>【SaveDesign】在開啟的SaveDesign對話視窗中,鍵入檔名”t1”後按【儲存】鍵結束此視窗,並返回Schematic視窗中請在Schematic視窗中TLines-Multilayer元件庫中選取【MLSUBSTRATE2】元件,並放入視窗中以滑鼠左鍵連續點擊【MLSUBSTRATE2】

4、元件兩下,進入元件的屬性視窗,並一一輸入其參數值Er=4.45,H=0.7mm,TanD=0.02,T[1]=0.05mm,T[2]=0.05mm,如下圖所示,輸入完後點選OK鍵結束視窗在TLines-Multilayer元件庫中選取【ML2CTL_C】元件,並放入視窗中CLIN1及CLIN2選取功能表中Tools>LineCalc>StartLineCalc開啟LineCalc視窗。設定【SubstrateParameters】Er=4.5,H=0.72mm,T=0.04mm,【ComponentParameters

5、】Freq=1GHz,【Electrical】Zo=100Ohm,E_Eff=90deg(1/4波長)按下【Synthesize】圖示,獲得【Physical】W=0.267mm如下圖所示以滑鼠左鍵連續點擊【ML2CTL_C】元件CLIN1兩下進入元件的屬性視窗,並一一輸入其長度Length=500mm、寬度=0.267mm及間距S=5mil參數值,如下圖所示,點選OK鍵結束視窗以滑鼠左鍵連續點擊【ML2CTL_C】元件CLIN2兩下進入元件的屬性視窗,並一一輸入其長度Length=50mm、寬度=0.267mm及間

6、距S=5mil參數值,如下圖所示,點選OK鍵結束視窗在功能表中點選DesignGuide>SignalIntegrityApplications後自動開啟SignalIntegrityApplications視窗在SignalIntegrityApplications視窗中點選LinearDifferentialTDT,按OK置放【3LineTester】元件Tester1以滑鼠左鍵連續點擊【3LineTester】元件Tester1兩下進入元件的屬性視窗,設定Rate=1GHz,Rise=0.1nsec,Fall=0

7、.1nsec,Vlow0=0,Vhight0=1V,Vlow1=0,Vhight1=2V,Vlow2=0,Vhight2=3V,BitSeq0="110101010010111010101001011101010100101110101010010111010101001011101010100101",BitSeq1="1101010100101",BitSeq2="1101010100101",TimeStep=50psec,Rsrc=50ohm,Rload=50ohm最後完成之模擬電路圖,如下圖所示按功能表上執行

8、圖示執行執行完成後點選資料顯示(datadisplay)視窗,並會立即開啟”t1”視窗在功能表中點選Tools>FrontPanel>Eye後自動開啟視窗EyeFrontPanel視窗請在SelectDataset中選取t1,SelectTrace中選取Diff0後,會自動跳出UserDefinedDataRate視窗請在User

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。