电工与电子技术 教学课件 作者 孙立坤 等 第14章　时序逻辑电路.ppt

《电工与电子技术 教学课件 作者 孙立坤 等 第14章　时序逻辑电路.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、电工与电子技术主编第14章　时序逻辑电路14.1　触发器14.2　集成寄存器14.3　计数器14.1　触发器14.1.1RS触发器1.基本RS触发器(1)电路构成及逻辑符号图14-1　与非门构成的基本RS触发器14.1　触发器(2)逻辑功能分析　基本RS触发器如图14-1a所示，当=1,=1时，触发器保持原态不变。表14-1　基本RS触发器的特性表(3)时序图　时序图又称为波形图，是以输出状态随时间变化的波形图来描述触发器的逻辑功能。14.1　触发器图14-2　基本RS触发器的时序图(4)特性方程　反映触发器新状态Qn+1与

2、原状态Qn及输入、之间关系的逻辑表达式称为特性方程。2.同步RS触发器14.1　触发器图14-3　同步RS触发器(1)电路构成及逻辑符号　在基本RS触发器的基础上，14.1　触发器加上两个与非门即可构成同步RS触发器，其逻辑图和逻辑符号如图14-3所示。(2)逻辑功能　同步RS触发器的逻辑功能,即特性表见表14-2。表14-2　同步RS触发器的特性表14.1.2JK触发器JK触发器是一种功能较完善、应用很广泛的触发器。1.主从JK触发器14.1　触发器(1)逻辑电路图和逻辑符号　主从JK触发器的逻辑图和逻辑符号如图14-4a

3、、b所示。图14-4　主从JK触发器的逻辑图和逻辑符号14.1　触发器(2)逻辑功能　由JK四种不同输入组合的分析，可得出逻辑功能见表14-3。表14-3　JK触发器特性表14.1　触发器图14-5　主从JK触发器的波形图2.边沿JK触发器(1)逻辑符号及功能描述　74HC112为双下降沿JK触发器，图14-6a、b、c分别为其实物图、引脚排列及逻辑符号图。14.1　触发器图14-6　74HC112边沿JK触发器的实物图、引脚排列及逻辑符号14.1　触发器表14-4　下降沿触发型JK触发器的特性表(2)应用举例　用一片74H

4、C112可以构成图14-8所示的单按钮电子开关电路。14.1　触发器图14-7　下降沿触发型JK触发器的波形图14.1　触发器图14-8　用74HC112构成的单按钮电子开关电路14.1.3D触发器14.1　触发器边沿D触发器又称维持阻塞D触发器，应用也很广泛。1.逻辑电路图和逻辑符号图14-9　维持阻塞D触发器逻辑图和逻辑符号14.1　触发器2.功能分析3.特性表、特性方程和时序图表14-5　正边沿D触发器的特性表14.1　触发器图14-10　边沿D触发器的时序图4.集成D触发器的应用举例14.1　触发器图14-11　74

5、LS74集成D触发器构成的应用电路及工作波形14.1.4T和T′触发器如果把JK触发器的两个输入端J和K相连，并把相连后的输入端用T表示，就构成了T触发器。14.1　触发器表14-6　T触发器特性表14.2　集成寄存器14.2.1　数码寄存器在数字系统中，用以暂存数码的数字部件称为数码寄存器，它只有接收、暂存和清除数码的功能。1)异步清零：在D端加负脉冲，各触发器异步清零。2)并行数据输入：在D=1的前提下，将所要存入的数据D加到数据输入端，例如存入的数码为1010，则寄存器的输入D3D2D1D0为1010。3)记忆保持：只

6、要使D=1，CP无上升沿(通常接低电平)，则各触发器保持原状态不变，寄存器处在记忆保持状态。14.2　集成寄存器图14-12　四位数码寄存器14.2　集成寄存器表14-7　74LS175的功能表14.2.2　移位寄存器移位寄存器具有数码寄存和移位两个功能。1.单向移位寄存器14.2　集成寄存器图14-13　四位右移位寄存器14.2　集成寄存器B14-8.TIF14.2　集成寄存器图14-14　四位右移寄存器工作波形2.双向移位寄存器14.2　集成寄存器图14-15　74LS194四位双向移位寄存器14.2　集成寄存器表14-

7、9　74LS194的功能表例14-1　逻辑电路如图14-16所示，试分析它的逻辑功能。14.2　集成寄存器解：当启动信号端输入一个低电平脉冲时，使G2门输出为1，此时M0=M1=1，寄存器执行并行输入功能，Q0Q1Q2Q3=D0D1D2D3=0111。启动信号撤除后，由于寄存器输出端Q0=0，使G1门的输出为1，G2门的输出为0，M1M0=01，在CP脉冲的作用下执行右移操作。因为此时SR=Q3=1，所以最低位不断送入1，当Q3=0时，最低位则送入0。所以，在移位过程中，G1门的输入端总有一个为0，因此总能保持G1的输出为1

8、，从而使G2的输出为0，维持M1M0=01，右移移位不断进行下去。右移位情况见表14-10。由此可见，电路可按固定的时序输出低电平脉冲，该电路是四相时序脉冲产生器。14.2　集成寄存器图14-16　例14-1逻辑电路图14.2　集成寄存器表14-10　例14-1状态转换表14.3　计数器1