《数字电子技术基础》典型时序逻辑电路.ppt

《数字电子技术基础》典型时序逻辑电路.ppt

ID:50721024

大小:3.48 MB

页数:59页

时间:2020-03-16

《数字电子技术基础》典型时序逻辑电路.ppt_第1页
《数字电子技术基础》典型时序逻辑电路.ppt_第2页
《数字电子技术基础》典型时序逻辑电路.ppt_第3页
《数字电子技术基础》典型时序逻辑电路.ppt_第4页
《数字电子技术基础》典型时序逻辑电路.ppt_第5页
资源描述:

《《数字电子技术基础》典型时序逻辑电路.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、8.1计数器*8.2顺序脉冲发生器8.3寄存器第8章典型时序逻辑电路时序逻辑电路在任一时刻的输出状态依赖于该时刻的输入状态和电路状态的组合。第7章介绍时序逻辑电路的的特点、分析方法和设计方法,本章介绍典型的时序逻辑电路。掌握:计数器的分类、功能和典型的计数器;用典型的集成计数器设计N进制计数器。寄存器的功能和典型寄存器。了解:顺序脉冲发生器。教学基本要求8.1.1计数器的概念和分类8.1.2二进制计数器8.1.3二-十进制计数器8.1.4用集成计数器设计N进制计数器8.1计数器8.1.1计数器的概念和分类计数器:实现

2、对输入脉冲信号计数的时序逻辑电路。输入脉冲:通常是触发器的时钟CP。计数长度N:用于计数功能的有效状态数称为计数长度。触发器状态改变方式同步计数器异步计数器计数体制(n个触发器)二进制计数器(N=2n)二-十进制计数器(N=10)N进制计数器(如,5进制、60进制、24进制、…)计数值增减加法计数器减法计数器可逆计数器分类方式类别下面以计数体制为主线介绍几种典型的计数器的结构、工作原理、功能和应用。8.1.2二进制计数器1.异步二进制加法计数器(1)电路组成由3个下降沿触发的JK触发器组成,CP作计数脉冲输入,触发器

3、的输出端组合成3位二进制数Q2Q1Q0,记忆对脉冲的计数值。(2)工作原理输出方程:触发器的输出端组合成3位二进制数Q2Q1Q0作为计数值直接输出。时钟方程:驱动方程:特性方程:状态方程:每个触发器都是T’触发器!时钟方程:状态方程:时序图:设计数器的初始值为零。Q0延时tf改变状态!触发器异步改变状态!最大的延迟时间为3tf(纳秒级)CP最高工作频率为1/3tf(几十兆赫)。由时序图可知:异步3位二进制加法计数器:Q2Q1Q0组成二进制数,其值正是输入脉冲CP作用后的脉冲个数,实现了对输入脉冲CP的加1计数。分频:

4、Q0的频率是CP频率的1/2,Q1的频率是CP频率的1/4,Q2的频率是CP频率的1/8。定时:在初态为0的情况下,计数器的数值M可以反映从第一个脉冲作用后逝去的时间T,T=(M-1)TCP由本例推广到一般:n位异步二进制加法计数器由n个T’触发器组成。连接方法:CP最低有效位相邻高位↓CP↑CP3.最大的延迟时间为ntf(纳秒级)。4.CP最高工作频率为1/ntf(几十兆赫)。2.异步二进制减法计数器(1)电路组成由3个下降沿触发的D触发器组成,CP作计数脉冲输入,触发器的输出端组合成3位二进制数Q2Q1Q0,记忆

5、对脉冲的计数值。(2)工作原理输出方程:触发器的输出端组合成3位二进制数Q2Q1Q0作为计数值直接输出。时钟方程:驱动方程:特性方程:状态方程:每个触发器都是T’触发器!时钟方程:状态方程:时序图:设计数器的初始值为零。触发器异步改变状态!最大的延迟时间为3tf(纳秒级)CP最高工作频率为1/3tf(几十兆赫)。由时序图可知:异步3位二进制加法计数器:Q2Q1Q0组成二进制数,其值正是输入脉冲CP作用后的脉冲个数,实现了对输入脉冲CP的加1计数。分频:Q0的频率是CP频率的1/2,Q1的频率是CP频率的1/4,Q2的

6、频率是CP频率的1/8。定时:在初态为0的情况下,计数器的数值M可以反映从第一个脉冲作用后逝去的时间T,T=MTCP异步二进制计数器结论:n位异步二进制减法计数器由n个T’触发器组成。连接方法:3.最大的延迟时间为ntf(纳秒级).CP最高工作频率为1/ntf(几十兆赫)。T’触发器触发方式下降沿触发上升沿触发加法计数减法计数上升沿触发的D触发器接成T’触发器,Q2Q1Q0是计数值输出。CP是计数脉冲输入,A是加/减控制输入。3.异步二进制可逆计数器时钟方程:输出方程:触发器的输出端组合成3位二进制数Q2Q1Q0作为

7、计数值直接输出。驱动方程:特性方程:状态方程:每个触发器都是T’触发器!当A=0时,当A=1时,T’触发器触发方式下降沿触发上升沿触发加法计数减法计数异步3位二进制加法计数器。异步3位二进制减法计数器。时钟方程:4.同步二进制加法计数器(1)电路组成由3个JK触发器及2个与门组成,CP作计数脉冲输入,Q2Q1Q0是计数值输出,C3为进位控制输出。时钟方程:输出方程:驱动方程:计数值输出Q2Q1Q0特性方程:每个触发器都是T触发器!状态方程:时钟方程:状态方程:时序图:设计数器的初始值为零。触发器延时tf改变状态!触发

8、器输出相对于CP的最大延迟时间为tf(纳秒级)。触发器延时tf同步改变状态!进位C3相对于触发器输出延迟一个与门的传输时间tpd。CP最高工作频率为1/(tf+tpd)(几十兆赫)。由时序图可知:同步3位二进制加法计数器:Q2Q1Q0组成二进制数,值是CP作用后的脉冲个数,实现了对CP的加1计数。2.进位:每个与门的输出是相邻高位的进位。推广到

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。