微机总线技术与总线标准.ppt

微机总线技术与总线标准.ppt

ID:50809561

大小:4.16 MB

页数:96页

时间:2020-03-14

微机总线技术与总线标准.ppt_第1页
微机总线技术与总线标准.ppt_第2页
微机总线技术与总线标准.ppt_第3页
微机总线技术与总线标准.ppt_第4页
微机总线技术与总线标准.ppt_第5页
资源描述:

《微机总线技术与总线标准.ppt》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、第4章总线技术与总线标准4学时1第4章总线技术与总线标准(4课时)4.1总线技术(掌握)总线技术概述总线仲裁总线操作与时序4.2总线标准(理解)片内AMBA总线PCI系统总线异步串行通信总线24.1总线技术总线是计算机系统中的信息传输通道,由系统中各个部件所共享。总线的特点在于公用性,总线由多条通信线路(线缆)组成计算机系统通常包含不同种类的总线,在不同层次上为计算机组件之间提供通信通路采用总线的原因:非总线结构的N个设备的互联线组数为N*(N-1)/2非总线结构的M发N收设备间的互联线组数为M*N采用总线的优势减少部件间连线的数量扩展性好,便

2、于构建系统便于产品更新换代3总线要素线路介质种类:有线(电缆、光缆)、无线(电磁波)特性原始数据传输率带宽对噪声的敏感性:内部或外部干扰对失真的敏感性:信号和传输介质之间的互相作用引起对衰减的敏感性:信号通过传输介质时的功率损耗总线协议总线信号:有效电平、传输方向/速率/格式等电气性能机械性能总线时序:规定通信双方的联络方式总线仲裁:规定解决总线冲突的方式如接口尺寸、形状等其它:如差错控制等4总线协议组件5总线分类按所处位置(数据传送范围)片内总线芯片总线(片间总线、元件级总线)系统内总线(插板级总线)系统外总线(通信总线)非通用总线(与具体芯

3、片有关)通用标准总线地址总线控制总线按总线功能数据总线并行总线串行总线按数据格式按时序关系(握手方式)同步异步半同步同步异步6④外部总线、(系统)外总线如并口、串口③系统总线、(系统)内总线如ISA、PCI②片(间)总线三总线形式①片内总线单总线形式计算机系统的四层总线结构运算器寄存器控制器CPU存储芯片I/O芯片主板扩展接口板扩展接口板计算机系统其他计算机系统其他仪器系统7总线的组织形式组织形式:单总线、双总线,多级总线单总线特征:存储器和I/O分时使用同一总线优点:结构简单,成本低廉,易于扩充缺点:带宽有限,传输率不高(可能造成物理长度过长

4、)8双总线特征:存储总线+I/O总线优点:提高了总线带宽和数据传输速率,克服单总线共享的限制,以及存储/IO访问速度不一致而对总线的要求也不同的矛盾缺点:CPU繁忙9多级总线特征:高速外设和低速外设分开使用不同的总线优点:高效,进一步提高系统的传输带宽和数据传输速率缺点:复杂10微机的典型多级总线结构存储总线高速IO总线低速IO总线1112微机系统中的内总线(插板级总线)13微机系统中的外总线(通信总线)14总线分类按所处位置(数据传送范围)片内总线芯片总线(片间总线、元件级总线)系统内总线(插板级总线)系统外总线(通信总线)非通用总线(与具体

5、芯片有关)通用标准总线地址总线控制总线按总线功能数据总线并行总线串行总线按数据格式按时序关系(握手方式)同步异步半同步同步异步15三总线MPURAMROMI/O接口外设ABDBCB哈佛体系结构DSP程序数据I/O接口外设程序地址数据读地址数据写地址程序读总线数据读总线程序/数据写数据程序冯•诺依曼体系结构16典型的控制信号总线的控制信号存储器写信号存储器读信号I/O写信号I/O读信号总线请求信号总线授予信号中断请求信号中断应答信号时钟信号复位信号17总线隔离与驱动不操作时把功能部件与总线隔离同一时刻只能有一个部件发送数据到总线上提供驱动能力数据

6、发送方必须提供足够的电流以驱动多个部件提供锁存能力具有信息缓存和信息分离能力18总线电路中常用器件三态总线驱动器驱动、隔离单向、双向A0B08286OETA1A2A3A5A4A6A7B1B2B3B5B4B6B719锁存器信息缓存(有时也具有驱动能力)信息分离(地址与数据分离)STBDI0DI1直通保持高阻DO0DO1DO0DO1DO2DO3DO4DO5DO6DO7STBVCC82821234567891020191817161514131211DI1DI2DI3DI4DI5DI6DI7OEGNDDI0OE20微机系统的三总线结构21最小模式总线

7、连接22M/IO高M低IOCLKT1T2T3T4A15~0ALEA19~A16/S6~S3S6~S3A19~A16AD15~AD0A15~0D15~0CPU读存储器/IO的时序图RDDT/RDEN23M/IO高M低IOCLKT1T2T3T4A15~0ALEA19~A16/S6~S3S6~S3A19~A16AD15~AD0A15~0D15~0CPU读存储器/IO的时序图RDDT/RDEN24微机系统三总线地+5V读写控制读写控制读写控制CSH奇地址存储体8284时钟发生器RESETREADYCBD7~D0D15~D8DBCSL偶地址存储体CSI/

8、O接口ABA0A1~A19BHESTBOE8282锁存器CPUMN/MXINTARDCLKWRREADYM/IORESETALEBHEA19-A16A

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。