基于FPGA的DDS信号发生器设计.doc

基于FPGA的DDS信号发生器设计.doc

ID:51220461

大小:342.50 KB

页数:12页

时间:2020-03-20

基于FPGA的DDS信号发生器设计.doc_第1页
基于FPGA的DDS信号发生器设计.doc_第2页
基于FPGA的DDS信号发生器设计.doc_第3页
基于FPGA的DDS信号发生器设计.doc_第4页
基于FPGA的DDS信号发生器设计.doc_第5页
资源描述:

《基于FPGA的DDS信号发生器设计.doc》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、《FPGA高级应用》期末考试题目基于FPGA的DDS信号发生器设计学名熊金齐专业班级电信工程13-01学号541301031041院(系)电子信息工程学院目录1.方案选择与方案论证12.系统功能与原理32.1DDS的基本原理32.2参数确定43.硬件电路设计.................................................................................................................53.1分频器53.2总体原理图53.3DDS的FPGA实现63.4D/A转换电路64.软件设计64.1Veri

2、log程序设计64.2总程序流程设计图74.3子程序流程图75.结果分析75.1波形仿真75.2.输出波形86.设计小结9附录10摘要波形发生器己成为现代测试领域应用最为广泛的通用仪器之一,代表了波形发生器的发展方向。随着科技的发展,对波形发生器各方面的要求越来越高。近年来,直接数字频率合成器(DDS)由于其具有频率分辨率高、频率变换速度快、相位可连续变化等特点,在数字通信系统中已被广泛采用而成为现代频率合成技术中的佼佼者。本次设计的是多功能信号发生器,它能够产生方波,三角波,锯齿波和正弦波四种基本波形。结合DDS技术,通过对FPGA的编程实现产生多种波,本电路是通过键盘扫描判断,进入相应

3、的功能程序,然后实现频率调节,波形转换,幅度控制的。本次设计中我负责的是波形输出模块,通过调节要输出方波,三角波,锯齿波和正弦波四种基本波形。关键字:波形发生器,直接数字频率合成器,现场可编程门阵列1.方案选择与方案论证数据输入:方案一:4x4矩阵键盘优点:由8个IO口检测16个按键,可以大大节省IO口资源。缺点:控制时序较复杂,增加编程和调试的难度。方案二:独立按键优点:控制时序较简单,较易于编程与调试。缺点:比较浪费IO口资源。方案三:拨码开关优点:控制时序简单,易于编程和调试。缺点:比较浪费IO口资源。通过比较各种因素,我选择方案一,波形输出:方案一:存储波形数据的ROM/R

4、AM+DAC0832优点:1.可以显示复杂波形2.可以有效控制输出波形的频率,幅度及相位3.节省FPGA内部的逻辑资源4.可以简单的切换波形5.使波形输出方式单一化,降低了编程难度缺点:要消耗一定的ROM/RAM资源方案二:存储波形数据的ROM/RAM+分频器输出矩形波+DAC0832优点:1.可以显示复杂波形2.可以有效控制输出波形的频率,幅度及相位3.节省FPGA内部的逻辑资源4.可以较简单的切换波形缺点:矩形波的频率,幅度和相位的调节需要另设相位累加电路,消耗一定的逻辑资源方案三:case语句+分频器输出矩形波+DAC0832优点:在数据传输的反应速度上,在所需速度很快时占优势缺点:

5、1.大量浪费FPGA内部的逻辑资源2.波形数据较大时,会给代码的调试和维护带来不便。方案四:存储波形数据的ROM/RAM+分频器输出矩形波+计数器输出锯齿波和三角波+DAC0832优点:1.可以显示复杂波形2.可以有效控制输出波形的频率,幅度及相位缺点:每种波形都需要另设相位累加电路来控制其频率,相位和幅度,消耗较多的逻辑资源方案五:case语句+分频器输出矩形波+计数器输出锯齿波和三角波+DAC0832。优点:在数据传输的反应速度上,在所需速度很快时占优势。缺点:1.大量浪费FPGA内部的逻辑资源。2.波形数据较大时,会给代码的调试和维护带来不便。为了减小设计周期,减小编程难度,便于后期

6、的调试工作,而且能方便的对幅度和频率进行调节,我选择方案一。综上几种方案,我们组采用了数据输入的方案一,4x4矩阵键盘,由8个IO口检测16个按键,可以大大节省IO口资源。波形输出的方案二,存储波形数据的ROM/RAM+分频器输出矩形波+DAC0832可以显示复杂波形,有效控制输出波形的频率,幅度及相位,容易达到我们需要的效果,可以较简单的切换波形,而且节省了FPGA内部的逻辑资源。2.系统功能与原理2.1DDS的基本原理DDS技术是一种把一系列数字量形式的信号通过DAC转换成模拟量形式的信号的合成技术,它是将输出波形的一个完整的周期、幅度值都顺序地存放在波形存储器中,通过控制相位增量

7、产生频率、相位可控制的波形。DDS电路一般包括基准时钟、相位增量寄存器、相位累加器、波形存储器、D/A转换器和低通滤波器(LPF)等模块,如图1.1所示。相位增量寄存器寄存频率控制数据,相位累加器完成相位累加的功能,波形存储器存储波形数据的单周期幅值数据,D/A转换器将数字量形式的波形幅值数据转化为所要求合成频率的模拟量形式信号,低通滤波器滤除谐波分量。整个系统在统一的时钟下工作,从而保证所合成信号的精确。每来一个时钟脉

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。