计算机组成原理参考答案.doc

《计算机组成原理参考答案.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、计算机组成原理复习资料1．根据操作数所在位置指出其寻址方式。操作数地址在寄存器中称为寄存器间接寻址方式。2．影响并行加法器速度的关键因素是进位产生函数和进位传递函数。3．微处理器（CPU）中控制器常分为组合逻辑控制器和微程序控制器两种类型。4．微程序控制的计算机中控制存储器CM用来存放微程序。5．动态存储器DRAM需要在2ms时间内全部刷新一遍。6．常见的磁记录方式有不归零制（NRZ1）、调相制（PE）、调频制（FM）和改进调频制（MFM）4种。7．常用的校验方法由奇偶校验、海明校验和循环冗余校验（CRC）3种。8．高速缓冲存储器3种基本的地址映像方式是直接映像、全相联

2、映像和组相联映像。9．将辅助存储器当作主存来使用，从而扩大程序可访问的存储空间，这样的存储结构称为虚拟存储器。10．多级层次存储结构涉及到的存储器件有高速缓冲存储器（Cache）、主存和辅存。11．虚拟存储器在运行时，CPU根据程序指令生成的地址是虚拟地址，该地址经过转换形成物理地址。12．I/O接口按数据传送格式分为并行接口和串行接口。13．在微程序控制下，执行一条机器指令的过程可以转化为执行一段微程序的过程。14．主机与外设之间的输入/输出操作常采用的3种技术是直接程序传送方式、中断方式和直接存储器存储（DMA）方式。15．中断服务程序的入口地址称为中断向量。16．

3、为了不断提供刷新图像的信号，必须把一帧图像信息存储在VRAM中，VRAM称为视频存储器（或刷新存储器）。17.光盘按记录原理大致可归纳为形变型光盘、相变形光盘和磁光型光盘。18.高速缓冲存取存储器常用的替换算法有先进先出算法（FIFO和近期最少使用算法（LRU）。19.在多级存储体系中，Cache的主要功能是缓解CPU和内存速度不匹配。20.DMA方式直接依靠硬件在主存和I/O设备之间进行直接的数据传送，在传送期间不需CPU程序干预。21．对计算机的软、硬件资源进行管理，是操作系统的功能。22．目前在小型和微型计算机里最普遍采用的字符编码是ASCII码。23．原码乘法运

4、算是指取操作数绝对值相乘，符号位单独处理。。24．在指令的地址字段中直接给出操作数存放地址的寻址方式称为直接寻址。2５．CPU中用于存放当前正在执行的指令并为译码部件提供信息的部件是指令寄存器。26．在微程序控制器中，机器指令和微指令的关系是每一条机器指令由一段用微指令组成的微程序来解释执行。27．存储微程序的存储器称为控制存储器。28．CPU从主存取出一条指令并执行该指令的所有时间称为指令周期。29．断电后，将丢失信息的是RAM。30．为解决CPU和主存的速度匹配问题，可采用高速缓冲存储器Cache。31．16KX32位存储器芯片的地址线有14条。32．微程序控制器中

5、，控制部件向执行部件发出的某个控制信号称为微命令。33．在CPU中跟踪指令后继地址的寄存器是程序计数器。34．根据传送信息的种类不同，系统总线可分为地址线、数据线和控制线。35．4片74181和1片74182相配合，具有如下进位传递功能组内组间均为并行进位。36．下列方式中，不具备自同步能力的是NRZ1。37.一台可以显示256种颜色的彩色显示器，其每个像素对应的显示存储单元的长度（位数）为8位。38．在微机中，主机和高速硬盘进行数据交换一般采用DMA。39．目前在计算机上使用CD-ROM驱动器对光盘能读不能写。40．USB总线是串行总线。41．在进位计数制中，各位的权

6、值与该位的数码值有关（ⅹ）。42．若总线地址20位，则最大访存空间为640K(ⅹ)。43．调频制记录方式具有自同步能力（√）。44．EPROM中的内容一旦写入，就不能抹去（ⅹ）。45．采用多体交叉访问的主存结构，其目的是扩大主存容量（ⅹ）。46．用1024ⅹ1芯片组成一个8K字节的存储器，需存储芯片8片（ⅹ）。47．磁盘中“双密度”记录方式是调频制记录方式（ⅹ）。48．堆栈指针寄存器SP中的内容就是栈顶单元地址（√）。49．在计算机系统中，可能同时采用同步控制方式与异步控制方式（√）。50．选择串行接口还是并行接口，一方面取决于外设工作原理，同时也取决于传输距离的远近。

7、（√）51．微程序控制方式？答：微命令不是由组合逻辑电路产生，而是由微指令译码产生。一条机器指令往往分成几步执行，将每一步操作所需的若干微命令以代码形式编写在一条微指令中，若干条微指令组成一段微程序，对应一条机器指令。在设计CPU时，根据指令系统的需要，事先编制各段微程序，且将它们存入一个专用存储器（称为控制存储器）中。在CPU执行程序时，从控制存储器中取出微指令，其所包含的微命令控制有关操作。52.什么是虚拟存储技术？答：虚拟存储器是由主存、高速缓存cache与辅存所组成的物理存储层次结构和负责信息块划分以及主存、辅存之间信息调度的叫存