基于分治策略的加法器测试向量生成技术.pdf

《基于分治策略的加法器测试向量生成技术.pdf》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第３７卷第５期仪器仪表学报Ｖｏｌ３７Ｎｏ５２０１６年５月ＣｈｉｎｅｓｅＪｏｕｒｎａｌｏｆＳｃｉｅｎｔｉｆｉｃＩｎｓｔｒｕｍｅｎｔＭａｙ．２０１６基于分治策略的加法器测试向量生成技术任浩琪，林正浩，熊振亚（同济大学电子与信息工程学院上海２０１８０４）摘要：为应对数据通道测试中向量生成计算复杂度的日益增长，针对加法器进行研究，提出了一种基于分治策略的加法器测试向量生成技术。首先将被测加法器电路分解为并发模块和顺序模块，分别生成对应这些模块故障全覆盖的测试向量子集，再将他们的输入信号映射为被测加法器电路的基本输入，经去除冗余向量后得到完整的测试向量集。给

2、出的实验结果表明了该技术能有效地降低加法器测试向量生成的计算量，特别对于大规模加法器电路的测试生成，其效果更佳。关键词：集成电路测试；测试生成；分治策略；加法器中图分类号：ＴＮ４０７ＴＨ７０１文献标识码：Ａ国家标准学科分类代码：５１０．３０ＤｉｖｉｄｅａｎｄｃｏｎｑｕｅｒｓｔｒａｔｅｇｙｂａｓｅｄｔｅｓｔｖｅｃｔｏｒｇｅｎｅｒａｔｉｏｎｔｅｃｈｎｏｌｏｇｙｆｏｒａｄｄｅｒｓＲｅｎＨａｏｑｉ，ＬｉｎＫｅｎｎｅｔｈＣｈｅｎｇＨａｏ，ＸｉｏｎｇＺｈｅｎｙａ（ＣｏｌｌｅｇｅｏｆＥｌｅｃｔｒｏｎｉｃｓａｎｄＩｎｆｏｒｍａｔｉｏｎＥｎｇｉｎｅｅｒｉｎｇ，Ｔｏｎ

3、ｇｊｉＵｎｉｖｅｒｓｉｔｙ，Ｓｈａｎｇｈａｉ２０１８０４，Ｃｈｉｎａ）Ａｂｓｔｒａｃｔ：Ｔｏｃｏｐｅｗｉｔｈｔｈｅｉｎｃｒｅａｓｉｎｇｃｏｍｐｕｔａｔｉｏｎｃｏｍｐｌｅｘｉｔｙｏｆｔｅｓｔｖｅｃｔｏｒｇｅｎｅｒａｔｉｏｎｆｏｒｔｈｅｄａｔａｐａｔｈｉｎｌａｒｇｅｓｃａｌｅｄｉｇｉｔａｌｉｎｔｅｇｒａｔｅｄｃｉｒｃｕｉｔｓ，ａｎｅｗｔｅｓｔｖｅｃｔｏｒｇｅｎｅｒａｔｉｏｎｔｅｃｈｎｏｌｏｇｙｉｓｐｒｏｐｏｓｅｄｏｎｔｈｅｂａｓｉｓｏｆｄｉｖｉｄｅａｎｄｃｏｎｑｕｅｒｓｔｒａｔｅｇｙ，ａｃｃｏｒｄｉｎｇｔｏｔｈｅｒｅｓｅａｒｃｈｏｎｔｈｅｓｔｒｕｃｔ

4、ｕｒｅｓｏｆａｄｄｅｒｓ．Ｔｈｅｃｉｒｃｕｉｔｕｎｄｅｒｔｅｓｔｉｓｆｉｒｓｔｌｙｄｉｖｉｄｅｄｉｎｔｏｐａｒａｌｌｅｌｂｌｏｃｋｓａｎｄｓｅｒｉａｌｂｌｏｃｋｓ．Ｔｈｅｆｕｌｌｆａｕｌｔｃｏｖｅｒａｇｅｔｅｓｔｖｅｃｔｏｒｓｕｂｓｅｔｉｓｇｅｎｅｒａｔｅｄｆｏｒｅａｃｈｂｌｏｃｋ．Ｂｙｍａｐｐｉｎｇｔｈｅｐｓｅｕｄｏｉｎｐｕｔｓｔｏｔｈｅｐｒｉｍａｒｙｉｎｐｕｔｓ，ｔｈｅｔｅｓｔｖｅｃｔｏｒｓｉｎｔｈｅｓｕｂｓｅｔｓａｒｅｃｏｎｖｅｒｔｅｄｔｏｔｈｅｔｅｓｔｖｅｃｔｏｒｓｆｏｒｔｈｅｏｒｉｇｉｎａｌｃｉｒｃｕｉｔｕｎｄｅｒｔｅｓｔ．Ｔｈｅｎ

5、，ｔｈｅｒｅｄｕｎｄａｎｔｖｅｃｔｏｒｓａｒｅｒｅｍｏｖｅｄ，ｔｏｆｏｒｍｔｈｅｆｉｎａｌｔｅｓｔｖｅｃｔｏｒｓｅｔｆｏｒ１００％ｆａｕｌｔｃｏｖｅｒａｇｅ．Ｔｈｅｅｘｐｅｒｉｍｅｎｔｒｅｓｕｌｔｓｄｅｍｏｎｓｔｒａｔｅｔｈａｔｔｈｅｐｒｏｐｏｓｅｄｔｅｃｈｎｏｌｏｇｙｃａｎｅｆｆｉｃｉｅｎｔｌｙｒｅｄｕｃｅｔｈｅｃｏｍｐｕｔａｔｉｏｎｃｏｍｐｌｅｘｉｔｙｆｏｒｔｅｓｔｖｅｃｔｏｒｇｅｎｅｒａｔｉｏｎ．Ｔｈｅｅｆｆｅｃｔｏｆｃｏｍｐｌｅｘｉｔｙｒｅｄｕｃｔｉｏｎｉｓｍｏｒｅｉｍｐｒｅｓｓｉｖｅｗｈｅｎｉｔｉｓａｐｐｌｉｅｄｔｏｌａｒｇｅｓｃａｌｅａｄ

6、ｄｅｒｓ．Ｋｅｙｗｏｒｄｓ：ＶＬＳＩｔｅｓｔ；ｔｅｓｔｖｅｃｔｏｒｇｅｎｅｒａｔｉｏｎ；ｄｉｖｉｄｅａｎｄｃｏｎｑｕｅｒｓｔｒａｔｅｇｙ；ａｄｄｅｒ［９１１］术已被提出并广泛使用。然而，被测电路规模和复１引言杂度的提高直接导致需要计算的故障点数目急剧增长，测试向量的生成难度随之剧增。特别对于大量复用各种为减少对测试设备的依赖，近年来各种基于伪随机ＩＰ核的ＳＯＣ芯片，其故障全覆盖测试向量的生成难度已［１４］测试的内建自测试技术层出不穷。但由于电路中存经远高于芯片设计的难度。另一方面，测试向量生成效在部分抗随机故障，使得这些方法很难达到１００％的故

7、率方面的提升却鲜有突破，虽然近年来不少文献也提出［１２１５］障覆盖率，且或多或少都需要增加额外的硬件资源，从而了一些改进的测试向量生成技术，但都是从对一般进一步提高了芯片的生产成本。为检测抗随机故障，混电路普遍适用的角度进行研究，并未充分利用被测电路［５８］合测试技术在伪随机测试之后再使用确定性向量进本身的结构特点以降低测试向量生成的计算量。事实一步测试。因此，无论采用基于测试设备的芯片测试，还上，除了少数仅用于控制的小规模ＩＰ核外，较大规模ＩＰ是采用内建自测试，为了达到１００％故障覆盖，相应测试核的主要组成部分是数据通道，若能针对数据通道高效向量

8、的生成都是必不可少的。为了节省向量存储空间，地生成测试向量，则可大大降低大规模ＳＯＣ芯片的测试