单片微机原理及应用课件 第6章 单片机存储器及系统扩展.ppt

单片微机原理及应用课件 第6章 单片机存储器及系统扩展.ppt

ID:51591927

大小:585.00 KB

页数:45页

时间:2020-03-24

单片微机原理及应用课件 第6章 单片机存储器及系统扩展.ppt_第1页
单片微机原理及应用课件 第6章 单片机存储器及系统扩展.ppt_第2页
单片微机原理及应用课件 第6章 单片机存储器及系统扩展.ppt_第3页
单片微机原理及应用课件 第6章 单片机存储器及系统扩展.ppt_第4页
单片微机原理及应用课件 第6章 单片机存储器及系统扩展.ppt_第5页
资源描述:

《单片微机原理及应用课件 第6章 单片机存储器及系统扩展.ppt》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、第6章单片机存储器及系统扩展技术6.1半导体存储器的分类6.2随机存取存储器(RAM)6.3只读存储器(ROM)6.4CPU与存储器的连接6.5MCS-51存储器的扩展6.1半导体存储器的分类一、半导体存储器的分类1、只读存储器(ROM)(1)掩膜工艺ROM(2)可一次性编程ROM(PROM)(3)紫外线擦除可改写ROM(EPROM)(4)电擦除可改写ROM(EEPROM或E2PROM)(5)快擦写ROM(flashROM)Intel公司的27系列产品:2716(2K)2732(4K)2764(8K)27128(16K)工作时,ROM中的信息

2、只能读出,要用特殊方式写入(固化信息),失电后可保持信息不丢失。1)掩膜ROM:不可改写ROM由生产芯片的厂家固化信息。在最后一道工序用掩膜工艺写入信息,用户只可读2)PROM:可编程ROM用户可进行一次编程。存储单元电路由熔丝相连,当加入写脉冲,某些存储单元熔丝熔断,信息永久写入,不可再次改写。3)EPROM:可光擦除PROM用户可以多次编程。编程加写脉冲后,某些存储单元的PN结表面形成浮动栅,阻挡通路,实现信息写入。用紫外线照射可驱散浮动栅,原有信息全部擦除,便可再次改写。4)EEPROM:可电擦除PROM既可全片擦除也可字节擦除,可在线

3、擦除信息,又能失电保存信息,具备RAM、ROM的优点。但写入时间较长。5)快擦写ROM(flashROM)随机存储器RAM(也叫读写存储器)(1)双极型RAM(2)金属氧化物(MOS)RAM静态RAM(SRAM);加电即可保存信息动态RAM(DRAM);加电不断进行周期性刷新集成RAM(iRAM);掉电保护非易失性RAM(NVRAM);掉电保护典型产品有:RAM6116(2K)。二、存储器的主要性能指标1.存贮容量2.存取时间3.可靠性4.功耗存贮器芯片容量=存储单元数X数据线位数如一片6116芯片有2K即2048个存储单元,数据线位

4、数为8则存贮器芯片容量是2048X8位。6.2随机存取存储器(RAM)一、静态RAM的基本存取电路P107只有当某基本存储电路所在行、列对应的Xi、Yi皆为1时,该基本存储电路被选中,其输出与数据线相通,实现对其进行读或写操作。二、静态RAM芯片举例1、6116芯片的结构6264(8K)62256(32K)常用静态RAM芯片管脚配置下面以6116芯片为例进行说明,管脚图如图所示。该芯片的主要引脚为:1)A10~A011根地址线,说明芯片的容量为211=2048=2K个单元。2)D7~D08根数据线,用于与外界交换信息。3)控制线CE、

5、OE、WECE:为片选信号。当该引脚为低电平时,选中该芯片。OE:读控制,或称输出使能控制,当它为低电平时,芯片中的数据可由D7~D0输出。WE:写控制,或称输入使能控制,当它为低电平时,芯片中的数据可由D7~D0输入。6116芯片的工作方式CEOEWE状态D7~D0未选中1XX高阻禁止011高阻读出001数据读出写入010数据写入6.3只读存储器(ROM)1、2716芯片的引脚图和内部结构图如P110所示该芯片的主要引脚为:A10~A011根地址线,说明芯片的容量为211=2048=2K个单元。D7~D08根数据线,编程时,为输入线

6、,用于写入信息;使用时,为输出线,用来输出存储的信息。CE/PGM:为片选/编程控制信号。运行时,作片选输入端;编程时,该端输入编程正脉冲信号。OE:读信号,当它为低电平时,允许输出信号。(先烧芯片)Vcc:工作电源,接+5V。Vpp:编程电源。编程时,接+25V;运行时,接+5V。2、2716芯片工作方式引脚方式VccVppCEOED0~D7读+5V+5V低低输出未选中+5V+5VX高高阻等待+5V+5V高X高阻编程+5V+25V正脉冲高输入编程检查+5V+25V低低输出编程禁止+5V+25V低高高阻6.4CPU与存储器的连接一、CPU与总

7、线连接时应考虑的问题1、CPU总线的带负载能力在较大的系统中,存储器的芯片较多时应加缓冲器或总线驱动器。2、CPU时序与存储器速度之间的配合CPU访问存储器的操作具有固定的时序,因此,存储器的存取时间要与CPU的读写时序相匹配。3、存储器的地址分配和片选信号的产生即如何找到所需的存储器单元。4、控制信号的连接即考虑CPU与RD、WE、CE和PSEN等引脚的连接。二、存储器连接常用接口电路1、总线缓冲器缓冲器主要用于CPU总线的缓冲,以增加总线驱动负载的能力。2、地址锁存器常用的地址锁存器有带三态缓冲输出的74LS373,如图P115OE:为输

8、出使能端。低电平时,锁存器输出;高电平时,输出呈高阻态。G:选通脉冲输入端。选通脉冲有效时,数据输入D0~D7被锁存。3、地址译码器常用的译码芯片有:74LS139

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。