微机原理与接口技术第10章8255A.ppt

《微机原理与接口技术第10章8255A.ppt》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第10章可编程外围接口芯片8255A及其应用10.1概述10.28255A的工作原理10.38255A的应用举例并行接口并行通信:各位数据都是并行传输的，它以字节（或字）为单位与I/O设备或被控对象进行数据交换。并行通信由并行接口来完成,并行接口是连接CPU与并行外设的通道。特点：传输速度快；硬件开销大；只适合近距离传输。一个并行接口中包括状态信息、控制信息和数据信息。10.1概述10.1.1并行通信⑴状态信息表示外设当前所处的工作状态。例如：准备好信号表示输入设备已经准备好信息；忙信号(BUSY)表示输出设备正在输出信息，等于

2、指示CPU要处于等待状态。⑵控制信息控制信息是由CPU发出的，用于控制外设接口的工作方式以及外设的启动和停机信息等。⑶数据信息CPU与并行外设数据交换的内容。状态信息、控制信息和数据信息，通常都是通过数据总线传送，这些信息在外设接口中分别存取在不同的端口中。对于一个外设接口，常常需要几个端口才能满足和协调外部设备的工作与要求，图10.1是一个典型的并行接口与CPU、外设的连接图。图10.1并行接口与CPU、外设的连接控制寄存器状态寄存器输入缓冲寄存器输出缓冲寄存器CPU总线系统输入设备输出设备数据总线输出数据准备好输入数据准备好

3、中断请求地址译码器复位地址总线AENCSA0A1IORIOW输入数据输入数据准备好输入应答输出数据输出数据准备好输出应答2.并行接口的组成⑴状态寄存器状态寄存器用来存放外设的信息，CPU通过访问这个寄存器来了解某个外设的状态。⑵控制寄存器并行接口中有一个控制寄存器，CPU对外设的操作命令都寄存在控制寄存器中。⑶数据缓冲寄存器在并行接口中还设置了输入缓冲寄存器和输出缓冲寄存器，缓冲器是用来暂存数据，可以保证输入，输出数据的可靠性。因为外设与CPU交换数据，CPU的速度远远高于外设的速度。3.数据输入过程数据输入过程，指的是外设向C

4、PU输入数据。4.数据输出过程数据输出过程，指的是CPU向外设输出数据。串行通信：所谓串行通信是通过一位一位地进行数据传输来实现通信。特点：具有传输线少，成本低等优点，适合远距离传送；缺点是速度慢。若并行传送n位数据需时间T，则串行传送的时间最少为nT。在实际传输中，是通过一对导线传送信息。在传输中每一位数据都占据一个固定的时间长度。1.串行接口的组成串行接口是通过系统总线和CPU相连，串行接口部件的典型结构如图10.2所示。主要由控制寄存器、状态寄存器、数据输入寄存器和数据输出寄存器4部分组成。10.1.2串行通信图10.2串

5、行接口与CPU、外设的连接控制寄存器状态寄存器数据输入寄存器数据输出寄存器CPU总线系统数据总线RxRDY地址译码器复位地址总线AENIORIOW串行数据输入TxRDY串入并出并入串出CSDC/接收时钟串行数据输出发送时钟MODEM控制⑴控制寄存器控制寄存器用来保存决定接口工作方式的控制信息。⑵状态寄存器状态寄存器中的每一个状态位都可以用来标识传输过程中某一种错误或当前传输状态。⑶数据寄存器①数据输入寄存器：串行数据一位一位地从传输线进入，经过串入并出(串行输入并行输出)电路的转换，当接收完一个字符之后，数据就从移位寄存器传送到

6、数据输入寄存器，等待CPU读取。②数据输出寄存器：CPU输出一个数据时，先送到数据输出缓冲寄存器，然后传到移位寄存器，经过并入串出(并行输入串行输出)电路的转换一位一位地通过输出传输线送到对方。并行接口电路，在早期的微机中与串行口、软盘接口、硬盘接口等都放在一块多功能接口卡上，插在微机的扩展槽上使用。现在这部分电路已在微机的主板上由与CPU配套的北桥芯片组来实现其功能。在电路设计时采用专用的接口芯片,可编程的接口芯片8255A是完成并行通信的集成电路芯片。10.28255A的工作原理8255内部结构和引脚图(a)8255A内部结

7、构；(b)8255A外引脚图数据总线缓冲器读写控制逻辑B组控制端口B(8)端口C下半部(4)端口C上半部(4)端口A(8)A组控制DBRDWRA0A1RESETCSCPU接口内部逻辑外部接口PA7～PA0PC7～PC4PC3～PC0PB7～PB08255A12345678910111213141516171819204039383736353433323130292827262524232221PA3PA2PA1PA0RDCSGNDA0A1PC7PC6PC5PC4PC0PC1PC2PC3PB0PB1PB2PA4PA5PA6PA7

8、WRRESETD0D1D2D3D4D5D6D7VCCPB7PB6PB5PB4PB3(a)(b)8位内部数据总线可编程并行接口芯片应具有的功能：（1）具有两个以上的输入/输出数据端口（锁存/缓冲）；（2）每个数据端口有与CPU用应答方式交换信息所必须的控制和状态信