数字电子答案第3章.doc

《数字电子答案第3章.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第3章组合逻辑电路3.17位3.2003.3高低3.4c3.5a3.6a3.7√3.8×3.9√3.10①组合电路的特点：是结构上无反馈、功能上无存储记忆功能的电路.它的输出输入逻辑关系具有即时性，即在某一时刻电路的输出状态仅仅决定于当时的输入，而与以前的输出状态无关.②分析组合电路的目的是确认给定的组合逻辑电路的功能.③分析步骤是：a)由已知电路写出输出逻辑函数表达式b)对逻辑表达式进行变换化简（用代数法或卡诺图法）.c)根据步骤b)所得函数式列出函数真值表.d)确认电路的逻辑功能.3.11由图题3.11可知由式可得出C1C2不同组合时体现的相应逻辑关系①

2、C1C2=00时……电路具备与逻辑功能②C1C2=01时……电路具备与非逻辑功能③C1C2=10时……电路具备或非逻辑功能.④C1C2=11时……电路具备或逻辑功能3.12为同或函数为三变量多数表决电路.为一对互补异或函数输出仅决定于C.3.13逻辑电路设计的任务是找到（设计出）满足给定要求的逻辑电路.ABCY00000011010101101001101011001111设计的步骤是：a)根据命题要求确定输入变量（自变量）和输出变量（因变量）b)分析命题，列出函数真值表c)由真值表写出输出逻辑函数表达式d)化简或变换逻辑式化简可以得到最简与或式变换可以得到

3、某种特定形式的函数关系式，以用特定的器件来实现.e)根据步骤d)画出逻辑图.f)进行实际安装调试.3.14①三变量奇校验真值表②输出函数表达式（不能化简）③用异或门实现的电路④用与非门实现的电路图题3.14三变量奇校验电路3.15用四位全加器实现8421码到余3码的转换方法是确定两个加数：其一为（A3AA1A0）8421，其二为固定数B3B2B1B0=0011，输入到加法器后，取四位本位和S3S2S1S0作输出即可.电路如图题3.15.图题3.158421码至余3码的码转换器3.16设计全减器：输入为：A（被减数）、B（减数）J。（低位的借位数）.输出：J1

4、（向高位送出的借位数），D（本位差）①全减器真值表ABJ0J1D0000000111010110111010001101001100011111②输出函数表达式③对函数式化简变换（原式不能化简，可变换）（原式可化简，但应整体考虑）④画出逻辑图：如图题3.16.图题3.16全减器选用一“与或非”门，两个反相器和两个异或门.3.17设计一个三名裁判其中设有主裁判的举重裁决电路.①真值表②表达式ABCY00000010010001101000101111011111③电路：如图题3.17A为主裁判图题3.17裁决电路3.18由图题3.18可知，长线传输如果无错误，

5、则传输前、后异或的结果相同，再经校验器输出级进行异或运算，P=0，所以如果P=1，则说明存在传输错误.图题3.19四变量逻辑不一致电路3.19分析四变量逻辑不一致时输出为1，一致时输出为0，则可知，不一致时Y=1，一致时Y=0，那么就是一致时，而所以，（这样就不必列Y的真值表了）.选择一只“六反相器芯片”74LS14（这里只用四个）和一只“工路四-4输入与或非门芯片”74LS55（这里只用一路）就可以实现了.电路如图题3.19.3.20①用入选一芯片实现三变量函数需先将函数式变换为最小项表达式，根据MUX表达式形式来安排数据输入端的高、低电平、将表达式中包含

6、的最小项数据置为1.没有包含的最小项置为0，同时将三个输入变量接入MUX的地址输入端，并将使能端DIS=INH接地.如图题3.20（a）所示.（第一项扩项为）∴令x1=x2=x5=x7=1；x0x3=x4=x6=0（a）（b）图题3.20②用八选一芯片实现四变量函数时，应先将函数化为四变量最小项表达式.然后分离出三个变量作最小项.另一个因子作为数据从xi端输入，构成三变量最小项的变量从地址端输入.如图3.20（b）所示.（若以BCD作地址输入）∴令x1=x5=A；x3=；x4=x6=x7=1；x0=x2=03.21用3线-8线译码器和门电路实现下列三变量组合

7、逻辑函数需将函数式变换为最小项表达式，然后用与非门将相应译码输出端组合为输出函数.由74LS138输出表达式可知：.当使能端满足要求.即时，∴可由与非门实现，Y2、Y3类同.其接线如图题3.21（解）3.22由图题3.22可知图题3.21（解）3.23由图题3.23可知：3.24令两片的满足要求.1#片=A4.2#片.这样当地址码A4A3A2A1A0在00000~01111之间时，1#片进行译码，中有一个为低电平.全部为高电平，当A4A3A2A1A0在10000～11111之间时，2#片进行译码，中有一个为低电平，全部为高电平.这样就实现了5线—32线译码.

8、见图题3.24（解）图题3.24（解）3.25按图题