ADC0809外围接口电路.ppt

ADC0809外围接口电路.ppt

ID:52203802

大小:531.50 KB

页数:24页

时间:2020-04-02

ADC0809外围接口电路.ppt_第1页
ADC0809外围接口电路.ppt_第2页
ADC0809外围接口电路.ppt_第3页
ADC0809外围接口电路.ppt_第4页
ADC0809外围接口电路.ppt_第5页
资源描述:

《ADC0809外围接口电路.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、课题背景、目的、意义1.课题背景、目的、意义本课题以FPGA技术为基础,以Verilog为描述语言,以QuartusII为仿真平台,设计ADC0809接口电路逻辑。该逻辑电路嵌入FPGA中,与ADC0809互连。通过FPGA实现对模数转换芯片的控制,使进入ADC0809的模拟信号转换为数字信号并输出显示。设计思路1.了解ADC0809芯片内部结构和管脚的工作原理;2.依据芯片的管脚的工作原理,设定ADC0809接口电路接口的工作方式;由管脚的工作方式,设定代码的大体框架;3.由芯片的工作程序,最终确ADC0809接口电路采样控制过

2、程。4.验证检查。ADC0809芯片概述ADC0809是CMOS的8位A/D转换器,片内有8路模拟开关,可控制8个模拟量中的一个进入转换器中。ADC0809的精度是8位,转换时间约为100µs,含锁存控制的8路开关,输出有三态缓冲控制,单5V电源供电。ADC0809的内部结构右图所示为ADC0809芯片的内部结构,从图中可看到多路开关可选通8个模拟通道,允许8路模拟量分时输入,共用一个A/D转换器进行转换,这是一种经济的多路数据采集方法。地址锁存与译码电路完成对A、B、C3个地址位进行锁存和译码,其译码输出用于通道选择,其转换结果

3、通过三态输出锁存器存放、输出。ADC0809芯片管脚的工作原理(1)模拟信号输入IN0~IN7:IN0-IN7为八路模拟电压输入线;(2)地址输入和控制线:地址输入和控制线共4条,其中ADDA、ADDB和ADDC为地址输入线,选择IN0-IN7上哪一路模拟电压送给比较器进行A/D转换。ALE为地址锁存允许输入线,高电平有效。当ALE线为高电平时,ADDA、ADDB和ADDC三条地址线上地址信号得以锁存。(3)数字量输出及控制线(11条):START为“启动脉冲”输入线,上升沿清零,下降沿启动ADC0809工作。EOC为转换结束输出

4、线,该线高电平表示AD转换已结束,数字量已锁入“三态输出锁存器”。D0-D7为数字量输出线,D7为最高位。ENABLE为“输出允许”线,高电平时能使D0-D7引脚上输出转换后的数字量。(4)电源线及其他(5条):CLOCK为时钟输入线,用于为ADC0809提供逐次比较所需,一般为640kHz时钟脉冲。Vcc为+5V电源输入线,GND为地线。+VREF和-VREF为参考电压输入线,用于给电阻网络供给标准电压。+VREF常和VDD相连,-VREF常接地。ADC0809芯片的工作过程:(1)当模拟量送至某一输入通道INi后,CPU将标识

5、该通道编码的三位地址信号经数据线或地址线输入到ADDC、ADDB、ADDA引脚上。(2)地址锁存允许ALE锁存这三位地址信号,启动命令START启动A/D转换。(3)转换开始:EOC变低电平;转换结束:EOC变为高电平。EOC可作为中断请求信号。(4)转换结束后,可通过执行IN指令,设法在输出允许EN脚上形成一个正脉冲,打开三态缓冲器把转换的结果输入到D[7~0],一次A/D转换便完成了。ADC0809接口电路管脚的工作原理的确定由ADC0809芯片的管脚的工作原理,可以推出ADC0809接口电路管脚的工作原理。确定ADC0809

6、接口电路的各个管脚是输入管脚或者为输出管脚。了解芯片的管脚的工作原理后,画出ADC0809接口电路原理图FPGA与ADC0809接口电路原理图ADC0809芯片管脚中:模拟信号输入IN0~IN7,由模拟电路输入模拟信号;4条电源线:+VREF和-VREF为参考电压输入线,用于给电阻网络供给标准电压。+VREF常和VDD相连,-VREF常接地。上述的端口直接按照要求连线。ADC0809与FPGA接口电路设计FPGA_IO1~8接收ADC08098位数数据;FPGA_IO9接收ADC0809转换结束信号EOC;FPGA_IO10~12

7、为ADC0809提供8路模拟信号开关的3位地址选通信号(ADD-A~C);另需外界输入地址信号;FPGA_IO13为ADC0809提供地址锁存控制信号ALE:高电平时把三个地址信号送入地址锁存器,并经译码器得到地址输出,以选择相应的模拟输入通道;接下页FPGA_IO14为ADC0809提供输出允许控制信号ENABLE:电平由低变高时,打开输出锁存器,将转换结果的数字量送到数据总线上;FPGA_IO15为ADC0809提供启动控制信号START:一个正脉冲过后A/D开始转换;FPGA_IO16为ADC0809提供时钟信号信号CLOC

8、K,ADC0809没有内部时钟,需外接10KHz~1290Hz的时钟信号,这里由FPGA的系统时钟(50MHz)经256分频得到clk1(195KHz)作为ADC0809转换工作时钟ADC0809采样控制程序电路符号左边为输入端右边是输出端在确定外

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。